Inżynieria elektryczna verilog

11

VHDL i Verilog to HDL dnia. Jakie są zalety dla kogoś, kto w ogóle nie ma doświadczenia z HDL?

93 vhdl verilog hdl

2

Czym różni się konstrukcja ASIC od syntezy FPGA HDL?

Mam pewne doświadczenie z pakietami narzędzi FPGA / HDL, takimi jak Xilinx ISE, Lattice Diamond itp. Ogólny przepływ pracy polega na pisaniu Verilog / VHDL, symulacji, testowaniu, a następnie programowaniu FPGA. Słyszałem, że kilka osób mówi, że projekt ASIC jest zupełnie inny. Jakie zestawy narzędzi są używane dla dwóch głównych …

42 fpga vhdl verilog software asic

9

Czy układ FPGA może być w większości (lub całkowicie) asynchroniczny?

Mieliśmy bardzo krótki kurs FPGA / Verilog na uniwersytecie (5 lat temu) i zawsze używaliśmy zegarów wszędzie. Zaczynam ponownie od FPGA jako hobby i nie mogę przestać się zastanawiać nad tymi zegarami. Czy są absolutnie wymagane, czy też konstrukcja oparta na FPGA może być całkowicie asynchroniczna? Czy można zbudować złożoną …

39 fpga verilog

7

Czytelne i edukacyjne implementacje procesora w HDL

Czy możesz polecić czytelną i edukacyjną implementację procesora w VHDL lub Verilog? Najlepiej coś dobrze udokumentowanego. PS Wiem, że mogę na to patrzeć opencores, ale jestem szczególnie zainteresowany rzeczami, na które ludzie naprawdę patrzyli i byli interesujący. PS2. Przepraszam za podstępne tagi, ale jako nowy użytkownik nie mogę tworzyć nowych

37 microprocessor fpga softcore verilog vhdl

10

Darmowe IDE dla VHDL i Verilog [zamknięte]

Jestem zainteresowany nauką VHDL i Verilog. Zastanawiałem się, czy jest dla nich jakieś darmowe IDE?

29 vhdl verilog ide

7

Jak nauczyć się HDL

W tym semestrze mam kurs projektowania cyfrowego i po prostu to uwielbiam. Teraz wiem, że większość pracy w systemie wbudowanym i projektowaniu cyfrowym jest wykonywana najpierw na symulatorach komputerowych, a następnie realizowana za pomocą oprogramowania sprzętowego. Zastanawiałem się więc, jak powinienem uczyć się HDL. Mam kilka pytań Co? Nie wiem, …

24 simulation vhdl verilog hdl

6

Techniki ograniczania / synchronizacji protokołu szeregowego

Ponieważ asynchroniczna komunikacja szeregowa jest obecnie szeroko rozpowszechniona wśród urządzeń elektronicznych, uważam, że wielu z nas od czasu do czasu napotyka takie pytanie. Rozważ urządzenie elektroniczne Di komputer PCpodłączony do linii szeregowej (RS-232 lub podobny) i wymagane do ciągłej wymiany informacji . Tj. Wysyła PCkażdą ramkę poleceń X msi Dodpowiada …

24 serial communication protocol brushless-dc-motor hall-effect hdd scr flipflop state-machines pic c uart gps arduino gsm microcontroller can resonance memory microprocessor verilog modelsim transistors relay voltage-regulator switch-mode-power-supply resistance bluetooth emc fcc microcontroller atmel flash microcontroller pic c stm32 interrupts freertos oscilloscope arduino esp8266 pcb-assembly microcontroller uart level arduino transistors amplifier audio transistors diodes spice ltspice schmitt-trigger voltage digital-logic microprocessor clock-speed overclocking filter passive-networks arduino mosfet control 12v switching temperature light luminous-flux photometry circuit-analysis integrated-circuit memory pwm simulation behavioral-source usb serial rs232 converter diy energia diodes 7segmentdisplay keypad pcb-design schematics fuses fuse-holders radio transmitter power-supply voltage multimeter tools control servo avr adc uc3 identification wire port not-gate dc-motor microcontroller c spi voltage-regulator microcontroller sensor c i2c conversion microcontroller low-battery arduino resistors voltage-divider lipo pic microchip gpio remappable-pins peripheral-pin-select soldering flux cleaning sampling filter noise computers interference power-supply switch-mode-power-supply efficiency lm78xx

5

Dlaczego wywnioskowane zatrzaski są złe?

Mój kompilator narzeka na wywnioskowane zatrzaski w moich pętlach kombinatorycznych ( always @(*)w Verilog). Powiedziano mi również, że najlepiej unikać wywnioskowanych zatrzasków. Co dokładnie jest nie tak z wnioskowanymi zatrzaskami? Z pewnością ułatwiają pisanie pętli kombinatorycznych.

22 verilog hdl latch

7

Jaka jest różnica między testowaniem a weryfikacją?

Każdy podręcznik, który widziałem, ma duży wpływ na to, że testowanie i weryfikacja to dwie różne koncepcje. Jednak żadne z nich nie zapewnia wyraźnego (lub wystarczająco jasnego dla mnie) rozróżnienia. Aby przedstawić kontekst, jestem zainteresowany weryfikacją cyfrowych projektów sprzętowych przy użyciu języków projektowania sprzętu (HDL). Widziałem kilka wyjaśnień, które odwołują …

15 vhdl verilog test system-verilog verification

3

Różnica między przypisaniem blokującym a nieblokującym Verilog

Czytałem tę stronę http://www.asic-world.com/verilog/verilog_one_day3.html, kiedy natrafiłem na następujące: Zwykle musimy resetować przerzutniki, więc za każdym razem, gdy zegar dokonuje przejścia z 0 do 1 (pozowanie), sprawdzamy, czy reset jest potwierdzony (reset synchroniczny), a następnie kontynuujemy normalną logikę. Jeśli przyjrzymy się bliżej, zobaczymy, że w przypadku logiki kombinacyjnej mieliśmy „=” do …

15 verilog

4

Jak tranzystory BJT działają w stanie nasyconym?

Oto, co wiem o NPJ BJT (Bipolar Junction Transistors): Prąd emitera podstawowego jest wzmacniany razy HFE w kolektorze-emiterze, dzięki czemu Ice = Ibe * HFE Vbeto napięcie między emiterem bazy i, jak każda dioda, wynosi zwykle około 0,65 V. VecJednak nie pamiętam . Jeśli Vbejest niższy niż minimalny próg, tranzystor …

15 transistors bjt physics saturation camera detection arduino power electromagnetism inductive design digital-logic vhdl led spectrum-analyzer soldering dc-motor glue voltage diodes high-voltage rectifier dsp arduino microcontroller digital-logic mbed fpga xilinx vhdl spartan pcb-design esd integrated-circuit function-generator stepper-motor ratings capacitor resistors surface-mount dsp power-supply resistance inductive arm compiler keil linux simulation communication filter digital-logic signal rectifier transformer frequency generator counter verilog fpga arduino serial computers audio fpga verilog spartan legal

2

Co to jest operator nazywany w verilog „+:”

Przeglądam przypadek testowy Verilog i znalazłem oświadczenie assign XYZ = PQR_AR[44*8 +: 64]; Co oznacza operator „+:”. Próbowałem znaleźć to w Google, ale nie otrzymałem żadnej odpowiedniej odpowiedzi.

14 verilog

5

Co skłoniłoby mnie do wybrania Verilog lub VHDL zamiast schematu na CPLD lub FPGA?

Nie mam absolutnie żadnego doświadczenia w programowaniu logiki, używam głównie mikrokontrolerów w swoich projektach, ale ostatnio musiałem pracować z wideo, a mikrokontroler jest po prostu zbyt wolny dla tego, czego potrzebowałem, więc zacząłem grać z CPLD. Udało mi się uzyskać dobre wyniki z CPLD tylko przy użyciu schematu, ale podczas …

13 vhdl verilog programmable-logic

1

Verilog: XOR wszystkie sygnały wektora razem

Powiedzmy, że otrzymałem wektor wire large_bus[63:0]o szerokości 64. Jak mogę XOR razem przesłać poszczególne sygnały bez zapisywania ich wszystkich: assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Szczególnie mnie to interesuje w przypadku wektorów, w których szerokość jest określona przez a localparam.

13 verilog

6

Jaka jest motywacja korzystania z Verilog lub VHDL nad C?

Pochodzę ze środowiska programistycznego i nie przesadzam ze sprzętem lub oprogramowaniem układowym (co najwyżej trochę elektroniki i Arduino). Jaka jest motywacja do używania języków opisu sprzętu (HDL), takich jak Verilog i VHDL, zamiast języków programowania, takich jak C lub niektóre asemblery? Czy to w ogóle kwestia wyboru? Czytałem, że sprzęt, …

12 verilog embedded hdl firmware

Pytania otagowane jako verilog