Pytania otagowane jako flipflop

przerzutnik lub zatrzask to obwód, który ma dwa stabilne stany i może być używany do przechowywania informacji o stanie.

9
Różnica między zatrzaskiem a flip-flopem?
Jaka jest różnica między zatrzaskiem a klapką? Myślę, że zatrzask jest równoważny flip-flopowi, ponieważ służy do przechowywania bitów i jest również równoważny z rejestrem, który służy również do przechowywania danych. Ale po przeczytaniu niektórych artykułów w Internecie znalazłem różnice między zatrzaskami i przerzutnikami w oparciu o funkcje wyzwalane przez krawędź …
8
Dlaczego dane wyjściowe elementów stanowych często nazywane są Q?
Na schematach obwodów logicznych widziałem różne konwencje nazywania wejść i wyjść bramek logicznych i obwodów kombinatorycznych. Jednak elementy stanowe, takie jak zatrzaski i klapki, często mają swój „stan” zwany Q. Podejrzewam, że istnieje związek z abstrakcyjnymi maszynami skończonymi z teoretycznej informatyki, gdzie „stan” jest często oznaczany również jako Q (więc …
6
Co to jest flip-flop?
Wydaje się, że istnieje wiele różnych definicji klapek i zatrzasków, niektóre z nich są sprzeczne. Podręcznik informatyki dla kursu, który uczę, jest prawdopodobnie najbardziej zagmatwany (w rzeczywistości nie wierzę w książkę, ponieważ jest po prostu błędny w kilku miejscach). Czuję się dobrze z działaniem zatrzasków (SR, bramkowane SR, bramkowane D) …
6
Techniki ograniczania / synchronizacji protokołu szeregowego
Ponieważ asynchroniczna komunikacja szeregowa jest obecnie szeroko rozpowszechniona wśród urządzeń elektronicznych, uważam, że wielu z nas od czasu do czasu napotyka takie pytanie. Rozważ urządzenie elektroniczne Di komputer PCpodłączony do linii szeregowej (RS-232 lub podobny) i wymagane do ciągłej wymiany informacji . Tj. Wysyła PCkażdą ramkę poleceń X msi Dodpowiada …
24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 
4
Kiedy lepiej używać zatrzasków niż klapki w FPGA, która obsługuje oba?
Pytanie: Kiedy lepiej używać zatrzasków niż klapki w FPGA, która obsługuje oba? Tło: Jest dobrze znaną zasadą, że w układach FPGA należy unikać przezroczystych zatrzasków czułych na poziom, a klapek wrażliwych na krawędź należy używać wyłącznie. Większość architektur FPGA natywnie obsługuje zarówno zatrzaski, jak i klapki. Ogólna rada - nawet …
20 fpga  flipflop 
5
Dlaczego taktujemy klapki?
Próbuję zrozumieć klapki i zatrzaski. Czytam z książki Digital Logic Morrisa Mano. Jednej rzeczy, której nie jestem w stanie zrozumieć, to dlaczego taktujemy klapki? Rozumiem, dlaczego potrzebujemy „włączonych” lub bramkowanych zamków. Ale jaki jest pożytek z zegara? Nie jestem w stanie tego zrozumieć. Dlaczego nie możemy po prostu włączyć wymaganych …
9
Zrób chwilowe przełączenie sterowania przełącznikiem
Jakie są najprostsze, najtańsze i najmniejsze sposoby, aby chwilowy przełącznik generował dwustanowe wyjście przełączające (chwilowy przełącznik zatrzaskowy)? Innymi słowy, moc wyjściowa jest stale niska, a po chwilowym naciśnięciu przycisku / przełącznika taktowego moc wyjściowa zmienia się na ciągłą wysoką, a następnie po ponownym naciśnięciu przełącza się z powrotem na niską.
5
Jak rozumieć zatrzask SR
Nie mogę owinąć głowy, jak działa SR Latch. Pozornie podłączasz linię wejściową z R, a drugą z S i powinieneś uzyskać wyniki w Q i Q '. Jednak zarówno R, jak i S wymagają danych wejściowych z danych wyjściowych drugiej strony, a dane wyjściowe drugiej strony wymagają danych wejściowych z …
4
Jaki jest stan początkowy Q w zatrzasku SR?
Na tym schemacie jaki byłby stan początkowy dla Q? Ponieważ pierwszy NOR dla S i R opiera się na poprzednich wynikach, musi być coś na pierwszą iterację? UWAGA: Jestem na zajęciach z cyfrowej logiki pierwszego roku, więc pytanie dotyczy teorii (robienie tabel, różne zadania domowe, których dotyczy itp.), A nie …
4
Co to znaczy „brama zegara”?
W notatkach z wykładów wciąż czytam „nie zamykaj zegara”. Próbowałem wyszukać w Internecie, ale nie jestem w stanie znaleźć dokładnego znaczenia tego wyrażenia.
11 flipflop 
3
Dlaczego stan S = 1, R = 1 jest zabroniony w klapkach RS?
Natknąłem się na RS flip flop i próbowałem zaimplementować to na symulatorze i użyć rzeczywistych bramek logicznych. Ale nadal nie jestem pewien, czy poprawnie zrozumiałem niestabilny lub niedozwolony przypadek S = 1, R = 1 w flip-flopie. Czy ktoś może mi powiedzieć, co to dokładnie jest? Nawiasem mówiąc, użyłem 2-wejściowych …
5
Ustaw i przytrzymaj wyjście czasu, gdy zostanie naruszone
Rozważmy przerzutnik D z dodatnim zboczem z sygnałem wejściowym X z czasem ustawiania 20 ns i czasem podtrzymania 0 ns. Jaka będzie produkcja? C jest sygnałem zegarowym o okresie 40 ns. Podczas szóstego zbocza dodatniego widzimy, że dane (lub X) nie są stabilne przez 20 ns (czas ustawiania), zanim osiągną …
9 clock  flipflop  setup 
Korzystając z naszej strony potwierdzasz, że przeczytałeś(-aś) i rozumiesz nasze zasady używania plików cookie i zasady ochrony prywatności.
Licensed under cc by-sa 3.0 with attribution required.