Co to jest flip-flop?

Wydaje się, że istnieje wiele różnych definicji klapek i zatrzasków, niektóre z nich są sprzeczne.

Podręcznik informatyki dla kursu, który uczę, jest prawdopodobnie najbardziej zagmatwany (w rzeczywistości nie wierzę w książkę, ponieważ jest po prostu błędny w kilku miejscach).

Czuję się dobrze z działaniem zatrzasków (SR, bramkowane SR, bramkowane D) i różnicą między urządzeniami wyzwalanymi poziomem i urządzeniami wyzwalanymi zboczem, przynajmniej pod względem bramek logicznych i schematów czasowych. Nadal jednak szukam zwięzłej definicji flip-flopa i zatrzasku.

Oto, co do tej pory wierzę:

„Flip-flop to uruchamiane przez krawędź bistabilne urządzenie, które może przechowywać 1 bit”.

„Zatrzask to uruchamiane poziomowo bistabilne urządzenie, które może przechowywać 1 bit.”

Przejrzałem poprzednie posty na tej stronie i choć są one tak pouczające, wciąż szukam czegoś ostatecznego.

Moje obecne rozumienie, które chcę sprawdzić, znajduje się na poniższych schematach…

Rozumiem, że obok siebie są dwie implementacje bramkowanej zapadki D.

Poniżej znajduje się dodatni detektor zbocza, w tym krótkim momencie, gdy bramka NOT jeszcze nie zareagowała na zmianę sygnału wejściowego z niskiego na wysoki, mianowicie zbocze narastające (czerwony to 1 niebieski to 0).

Na ostatnim schemacie wykrywacz krawędzi został przymocowany do datowanej zapadki D i to sprawia, że ​​jest to flip-flop.

Czy ostatni diagram jest naprawdę flip-flopem, czy wciąż jest tylko zatrzaskiem?

I dlaczego potrzebujemy wersji master slave, że to urządzenie jest o wiele prostsze?

Dzisiaj dużo myślałem o tej definicji.

Jak zauważyli inni, dokładne znaczenia będą się różnić. Ponadto prawdopodobnie zobaczysz, że więcej osób popełnia błąd, nawet na tej stronie, niż dobrze. Nie obchodzi mnie, co mówi wikipedia!

Ale generalnie:

• Przerzutnik zmieni swój stan wyjściowy maksymalnie raz na cykl zegara.
• Zatrzask zmienia swój stan tyle razy, ile dane przechodzą podczas okna przezroczystości.

Dodatkowo,

• Flip flop jest bardzo bezpieczny. Prawie głupi. Z tego powodu narzędzia do syntezy zwykle używają klapek. Ale są wolniejsze niż zatrzask (i zużywają więcej mocy).
• Zatrzaski są trudniejsze w użyciu. Są jednak szybsze niż klapki (i mniejsze). Tak więc projektanci obwodów niestandardowych często „rozkładają flip-flop” na swój blok cyfrowy (zatrzask na obu końcach przeciwnej fazy), aby wycisnąć dodatkowe pikosekundy ze złego momentu synchronizacji. Jest to pokazane na dole postu.

Flip-flop najczęściej charakteryzuje się topologią master-slave. Jest to dwa sprzężone (może istnieć logika), przeciwne fazy zapadają się z powrotem do tyłu (czasami w przemyśle o nazwie L1 / L2).

Oznacza to, że flip flop z natury składa się z dwóch elementów pamięci: jednego do zatrzymania podczas niskiego cyklu i jednego do zatrzymania podczas wysokiego cyklu.

Zatrzask to tylko jeden element pamięci (zatrzask SR, zatrzask D, zatrzask JK). To, że wprowadzasz zegar do bramkowania przepływu danych do elementu pamięci, nie powoduje moim zdaniem przerzutu (chociaż może sprawić, że zadziała jak jeden: tzn. Uruchomi się więcej zbocza narastającego). Po prostu czyni go przezroczystym przez określony czas.

Poniżej pokazano prawdziwy flip-flop utworzony z dwóch zatrzasków SR (zauważ przeciwne zegary fazowe).

I kolejny prawdziwy flip-flop (jest to najpopularniejszy styl w VLSI) z dwóch zatrzasków D (styl bramki transmisyjnej). Ponownie zauważmy przeciwne zegary fazowe :

Jeśli wystarczająco szybko pulsujesz zegarem, zaczyna on przypominać zachowanie typu flip flop (zatrzask pulsacyjny). Jest to powszechne w projektowaniu szybkich ścieżek danych ze względu na mniejsze opóźnienie od D-> Out i Clk-> Out, oprócz lepszego przyznanego czasu konfiguracji (czas wstrzymania również musi wzrosnąć, mała cena do zapłaty) przez przejrzystość w czasie Puls. Czy to sprawia, że ​​jest to flip-flop? Nie bardzo, ale z pewnością wygląda jak jeden!

Jest to jednak o wiele trudniejsze do zagwarantowania do pracy. Musisz sprawdzić we wszystkich rogach procesu (szybkie nmos, wolne PMO, wysokie druty drutowe, niski drut r; jako przykład jednego) i wszystkie napięcia (niskie napięcie powoduje problemy), czy impuls z detektora krawędzi pozostaje wystarczająco szeroki, aby faktycznie się otworzyć zatrzask i wpuść dane.

W przypadku konkretnego pytania, dlaczego uważa się za zatrzask pulsacyjny zamiast przerzutnika, dzieje się tak dlatego, że naprawdę masz tylko jeden element pamięci bitów wrażliwy na jeden poziom. Chociaż puls jest wąski, nie tworzy on systemu blokowania i zapory, który tworzy flip-flop.

Oto artykuł opisujący bardzo podobny zatrzask pulsacyjny do twojego zapytania. Istotny cytat: „Jeśli fala zegara impulsu wyzwoli zatrzask, zatrzask zostanie zsynchronizowany z zegarem podobnie jak przerzutnik wyzwalany zboczem, ponieważ narastające i opadające krawędzie zegara impulsu są prawie identyczne pod względem taktowania”.

EDYCJA Dla pewnej przejrzystości zamieściłem grafikę opartą na zatrzaskach. Zatrzask L1 i zatrzask L2 z logiką pomiędzy nimi. Jest to technika, która może zmniejszyć opóźnienia, ponieważ zatrzask ma mniejsze opóźnienie niż flip-flop. Flip-flop jest „rozłożony”, a logika umieszczona na środku. Teraz oszczędzasz kilka opóźnień bramek (w porównaniu do flip-flopa na obu końcach)!

Wiele osób będzie określać taktowane urządzenia jako „klapki”, a nie taktowane jako zatrzaski. Kiedy się tego nauczyłem, były to „taktowane klapki” i „klapki”. Oba mogą być wyzwalane zboczem.

Jest na tyle dwuznaczność, że gdy jest to ważne, polegaj na kartach katalogowych numerów części i schematach czasowych, a nie na opisach słów.

Dziękuję wszystkim, którzy odpowiedzieli na moje pytanie. Zgodnie z oczekiwaniami istnieje spór. Niestety semantyka jest często ważniejsza od zrozumienia egzaminów. Jeśli muszę kłócić się z komisją egzaminacyjną za nieprawidłowe oznaczenie pracy egzaminacyjnej studenta informatyki na poziomie A (i robiłem to w przeszłości), chcę być na dobrej pozycji. Myślałem, że podzielę się z tobą kilkoma stronami oficjalnego podręcznika do kursu A Level.

Pierwszy schemat to aktywny zatrzask niskiego SR. Książka nazywa to flip-flop.

W tekście książki napisano: „Za pomocą dwóch przerzutników możemy stworzyć obwód zwany przerzutnikiem typu D, który wykorzystuje obwód sterowany zegarem do sterowania wyjściem, opóźniając go o jeden impuls zegarowy. D oznacza opóźnienie . ” Ten tekst wydaje się odnosić do konfiguracji master / slave. Drugi schemat (rysunek 14.2) jest oznaczony jako flip-flop typu D. W rzeczywistości jest to aktywna wysoko zamknięta zapadka D.

Niezbyt pomocny!

Zamierzam się zdecydować na „Flip-flop najczęściej charakteryzuje się topologią master-slave”. jak zasugerował jbord39, z zastrzeżeniem, że termin flip-flop jest często używany do oznaczenia zatrzasku uruchamianego przez krawędź, a czasem po prostu dowolnego rodzaju zatrzasku. Myślę, że stąd pochodzi książka, choć nie przekonująco.

Jeszcze raz dziękuję wszystkim.

Klapka różni się od zatrzasku. Oba są obwodami bistabilnymi, ale w rzeczywistości są dwiema różnymi rzeczami.

Zatrzask ma umożliwić pin i słucha danych wejściowych / wejść tylko wtedy, gdy ten pin jest wysoka. Kiedy jest niski, zatrzask zamarza i zapamiętuje swój stan. Teraz nawet manipulujesz danymi wejściowymi, nie zareaguje.

Klapki klapa zawiera kołek zegara zamiast, który reaguje tylko na zmienne impulsów (przenosi poziom). Pomyśl o fali prostokątnej. Czas przejściowy między wyłączeniem a włączeniem; wyłączenie i włączenie to czas, w którym obwód reaguje na sygnały wejściowe. Tylko wtedy można to zmienić, a nie wtedy, gdy kołek jest stabilny i całkowicie włączony.

Zauważ, że zielone linie reprezentują okres, który nasłuchuje, a czerwone linie okres, kiedy nie. Zatrzask umożliwia wprowadzanie danych tylko w okresach wskazanych przez najwyższe czerwone linie.

Samodzielny SR nie jest praktycznym obwodem w praktyce.

Podziękowania dla jbord39 za wskazanie błędu. Zdjęcie zrobione z radio-elctronics.com i zredagowane.

Pojęcia używane w pytaniu są w 100% zgodne z tym, co słyszałem w kontekście projektowania układów analogowych. Zatrzaski mają wrażliwy na poziom sygnał zezwolenia, podczas gdy klapki mają wrażliwe na krawędź sygnały zezwolenia zwane „zegarem”. Zauważyłem kilka miejsc online lub w niektórych książkach, które wydają się używać terminu flip-flop dla obu typów, co może mieć sens, jeśli pomyślisz o stanie obwodu „flip flop” między dwoma stabilnymi punktami, ale ilekroć projektanci mówią o obwody, w których pracuję, zatrzaski są wrażliwe na poziom, a klapki (lub często po prostu „klapy”) są wrażliwe na krawędzie.

O twoim innym pytaniu, czy zaprojektować klapkę jako zatrzask z detektorem krawędzi kontra para zatrzasków master-slave. Tak czy inaczej może działać, zakładając, że wykrywacz krawędzi ma wystarczające opóźnienie. Zatrzaski będą miały minimalną ilość czasu aktywacji. Podejrzewam, że trudniej jest wykonać szybki flip-flop przy użyciu techniki detektora krawędzi, a czas ustawienia / wstrzymania może się różnić w zależności od procesu / napięcia / temperatury.

(Przejdź do końca, jeśli chcesz wiedzieć, czy ostatnim obwodem OP jest przerzutnik czy zatrzask).

Mówiąc w skrócie, Flip-Flop to układ bramek logicznych (lub komponentów), który pozwala na zatrzaśnięcie 2 stanów wraz z trzpieniem zegarowym, który umożliwia te zmiany stanów.

Oto różnica między flip-flopem a zatrzaskiem. Zatrzaski są asynchroniczne, a przerzutniki synchroniczne.

• Zatrzaski asynchroniczne nie wymagają pinezki aktualizacyjnej, która zwykle byłaby nazywana CLKpinem (skrót od zegara) w przerzutniku. Wszystko zależy im to, czy wejścia są w stanie szczególnego, albo HIGHalbo LOW. Kiedy na wejściu uruchamiana jest pewna kombinacja HIGHsi LOW, wówczas obwód decyduje się wykonać akcję, a pożądany wynik jest zwracany „natychmiast”. Zatrzask umożliwia 4 możliwe działania.

  1. Nic nie robić
  2. Ustaw QnaHIGH
  3. Ustaw QnaLOW
  4. Niepoprawny stan (podobno odwróć wartość Q)

  Uwaga, która Q'zależy od Q.

Przykładem jest zatrzask SR, który pokazuje wszystkie 4 możliwe działania, które zatrzask może wykonać:

1. Kiedy Sjest LOWi Rjest LOW, nic się nie zmienia.
2. Kiedy Sjest HIGHi Rjest LOW, Qjest ustawione na HIGH.
3. Kiedy Sjest LOWi Rjest HIGH, Qjest ustawione na LOW.
4. Kiedy Sjest HIGHi Rjest HIGH, Qjest odwrócone, z „nieprzewidywalnie” dużą szybkością. Ten stan jest nieprawidłowy.

• Synchroniczne przerzutniki pozwalają ustawić wartość dla pinów danych. Oznacza to, że zależy tylko na tym, jaki jest stan tych pinów. Jednak obwód nie decyduje się na wykonanie żadnych działań na wyjściu. Masz CLKpin, jak wspomniano powyżej. Kiedy CLKpin zmienia stan (z z LOWna HIGH, odwrotnie lub nawet oba), piny danych są „przechwytywane”, a flip-flop wykonuje działanie w oparciu o kombinację HIGHs i LOWs danych przechwyconych z pinów danych. CLKPin ma dwie akcje .

1. Nic nie robić
2. „Przechwytuj” dane z pinów danych i wykonaj akcję na wyjściu w oparciu o wartości pinów danych w danym momencie.

Ponownie są 4 możliwe działania, które obwód może wykonać na wyjściu.

1. Nic nie robić
2. Ustaw QnaHIGH
3. Ustaw QnaLOW
4. Odwróć wartość Q(teraz jest poprawna, ponieważ robi to tylko raz)

TO NIE JEST FLIP-FLOP:

Ale dlaczego możesz zapytać? Ten Epin nie jest zegarem zegarowym. Piny zegara pozwalają obwodowi analizować informacje z pinów danych RAZ, gdzie te informacje są wysyłane jako instrukcje wykonania określonych działań na wyjściu. Jednak włączenie pinów tego typu pozwala obwodowi analizować informacje z pinów danych, o ile są one utrzymywane wysoko i stale ustawiają wartości wyjściowe. Jest to więc zatrzask. (Podziękowania dla jbord39 za wskazanie mojego błędu).

Flip-flop jest więc jak zatrzask, tyle że potrzebujesz dodatkowego kroku „potwierdzenia”, którym jest CLKpin.

Czy więc ten ostatni obwód pytania OP jest przerzutem? Spróbuj przytrzymać C na wysokim poziomie i sprawdź, czy wyjście zmienia się po zmianie wartości D. Jeśli wyjście się zmienia, należy je nazwać enable i jest zatrzaskiem. Ale jeśli wynik się nie zmienia (w takim przypadku), to jest to flip-flop.

Obrazy pochodzą z Wikipedii.