Pytania otagowane jako xilinx

Popularny producent układów FPGA (Field Programmable Gate Arrays) i CPLD (Complex Programmable Logic Devices).

8
Jak wybrać FPGA?
Zablokowana . To pytanie i odpowiedzi są zablokowane, ponieważ pytanie jest nie na temat, ale ma znaczenie historyczne. Obecnie nie akceptuje nowych odpowiedzi ani interakcji. Muszę wykonać cyfrowe przetwarzanie sygnału na 8 liniach analogowych przy 10 kHz. Jest to dość wymagające zadanie i myślałem, że FPGA może być właściwym podejściem. …
8
Projekt do nauki VHDL
Jestem studentem EE i mogę pisać [co najmniej proste] programy w większej liczbie języków niż mam palce. Właśnie zacząłem uczyć się VHDL i zastanawiałem się, jaki byłby dobry projekt, aby naprawdę poznać język i odpowiednie narzędzia? Mam problem z wymyśleniem takiego, ponieważ jest to dla mnie naprawdę inny styl programowania. …
16 fpga  xilinx  vhdl 
4
Lista przyrostków plików Xilinx (dla ISE)
Poprosiłem Xilinx o taką listę, ale nie mają pełnej listy. Chcę się upewnić, że wszystkie pliki wejściowe są pod kontrolą źródła, a wszystkie pliki wyjściowe nie są. Tak jest w przypadku 13.1-13.2 z ISE i PlanAhead Niektóre informacje, które podają, to lista plików wyjściowych PAR i plików pakietu ISE Design …
15 xilinx  ise  planahead 
4
Jak tranzystory BJT działają w stanie nasyconym?
Oto, co wiem o NPJ BJT (Bipolar Junction Transistors): Prąd emitera podstawowego jest wzmacniany razy HFE w kolektorze-emiterze, dzięki czemu Ice = Ibe * HFE Vbeto napięcie między emiterem bazy i, jak każda dioda, wynosi zwykle około 0,65 V. VecJednak nie pamiętam . Jeśli Vbejest niższy niż minimalny próg, tranzystor …
1
Czy mogę używać różnicowych styków we / wy FPGA jako komparatora wysokiej prędkości?
Komparatory dużych prędkości są raczej drogie, a szybkość jest tym, w czym FPGA są bardzo dobre. Z drugiej strony FPGA (w moim przypadku: XC3S400) mają sparowane piny różnicowe w każdym banku, w których porównywane są ich napięcia (przynajmniej tak mi się wydaje!). Mają też Vref dla pojedynczych standardów, które mogą …
4
Używasz SVN z Xilinx Vivado?
Właśnie powiedziałem, że korzystam z Vivado w nowym projekcie i chciałbym umieścić pliki projektu pod SVN. Vivado wydaje się tworzyć wszystkie pliki projektu pod nazwą projektu (powiedzmy proj1): /<path to the project>/proj1/ proj1.xpr proj1.srcs/ constrs_1/ new/ const1.xdc proj1.runs/ proj1.data/ proj1.cache/ Moje pytanie brzmi: jakie pliki muszę umieścić w SVN poza …
13 fpga  xilinx 
4
Projekt oprogramowania układowego FPGA: Jak duży jest za duży?
Mam szczególnie dużą transformację przetwarzania sygnału, którą należy przenieść z Matlaba na VHDL. To zdecydowanie wymaga pewnego rodzaju udostępniania zasobów. Trochę obliczeń dało mi następujące informacje: 512 fft 64-punktowych 41210 operacji wielokrotnego dodawania Biorąc pod uwagę, że największy Virtex 6 FPGA ma ~ 2000 bloków DSP48E, wiem, że mogę współdzielić …
13 fpga  vhdl  xilinx 
3
Jak zidentyfikować obszary projektu FPGA, które wykorzystują najwięcej zasobów i obszaru?
Pracuję nad dużym projektem FPGA i jestem bardzo blisko limitów zasobów FPGA, którego obecnie używam, Xilinx LX16 w pakiecie CSG225. Projekt jest również prawie ukończony, ale w tej chwili nie będzie już pasował do FPGA. Mogę wyłączyć części, aby je dopasować, jednak muszę zmniejszyć zużycie zasobów, aby ukończyć projekt i …
3
FPGA, pierwsze kroki
To jest kontynuacja mojego pytania na temat FPGA tutaj . W końcu wybrałem Digilent Atlys z układem FPGA Spartan 6, nie mam wcześniejszego doświadczenia z układami FPGA, chociaż wykonałem trochę pracy z mikrokontrolerami. Ostatnie kilka dni spędziłem czytając karty danych FPGA i myślę, że dobrym pomysłem byłoby zacząć od Verilog. …
11 fpga  xilinx  spartan 
4
FPGA: policzyć czy odliczać?
Uczę się korzystać z FPGA (planszy Papilio, która ma xilinx spartan3e, używając vhdl). Muszę podzielić przychodzący puls przez (zakodowany na stałe) numer. Widzę 3 opcje - z grubsza jako pseudokod (na przykładzie 10 zliczeń): Zainicjuj na 0, przy wzroście zbocza narastającego o 1, w porównaniu do 10; jeśli są równe, …
11 fpga  vhdl  xilinx  papilio 
2
Co to jest „pół-zatrzask” w FPGA?
W artykule o FPGA trudnych do napromieniowania natrafiłem na to zdanie: „Innym problemem związanym z urządzeniami Virtex są pół-zatrzaski. Pół-zatrzaski są czasami używane w tych urządzeniach dla stałych wewnętrznych, ponieważ jest to bardziej wydajne niż użycie logiki”. Nigdy nie słyszałem o prymitywnym urządzeniu FPGA o nazwie „pół-zatrzask”. O ile rozumiem, …
10 fpga  vhdl  xilinx  radiation 
1
Symulacja prostego stanowiska testowego ze zsyntetyzowanym rdzeniem ROM
Jestem zupełnie nowy w świecie układów FPGA i pomyślałem, że zacznę od bardzo prostego projektu: 4-bitowego 7-segmentowego dekodera. Pierwsza wersja, którą napisałem wyłącznie w języku VHDL (jest to w zasadzie pojedynczy kombinator select, nie wymaga zegarów) i wydaje się działać, ale chciałbym również eksperymentować z „rdzeniami IP” w Xilinx ISE. …
Korzystając z naszej strony potwierdzasz, że przeczytałeś(-aś) i rozumiesz nasze zasady używania plików cookie i zasady ochrony prywatności.
Licensed under cc by-sa 3.0 with attribution required.