Pytania otagowane jako distortion

3
oscylatory wzmacniaczy operacyjnych dziwne wyjście
Próbuję zbudować oscylator fali sinusoidalnej za pomocą opampa, ale otrzymuję dziwną moc wyjściową. Potrzebujesz pomocy w uzyskaniu czystej fali sinusoidalnej. Schemat obwodu: Opis obwodu: Obwód jest podobny do zwykłego 3-stopniowego buforowanego oscylatora z przesunięciem fazowym RC (zainspirowany stąd ). Wzmacniacz operacyjny U2B dodaje się tak, że wzmacniacz U1A rezystor ( …
6
Czy niedopasowana impedancja wzmacniacza i głośnika zniekształca dźwięk?
Zaraz kupię parę słuchawek i interfejs audio z wbudowanym wzmacniaczem. Dane techniczne mówią, że impedancja wzmacniacza wynosi „<30 Ohm”. Słuchawki, które chciałbym kupić, to Beyerdynamic DT 990, który ma wersje o różnej impedancji. Mam wystarczającą wiedzę elektroniczną, aby wiedzieć, że im wyższa impedancja słuchawek, tym więcej „wzmocnienia” (z powodu braku …
3
niski poziom szumów, analogowe multipleksowanie przy niskich zniekształceniach
Próbuję zaprojektować układ o niskim poziomie szumów, zniekształceniach i niedrogim wzmacniaczu operacyjnym do multipleksowania sygnałów analogowych (audio). Doświadczenie, badania i niektóre eksperymenty doprowadziły mnie już do następujących elementów w połączeniu z odpowiednim cichym źródłem zasilania: NE / SA5532A podwójny cichobieżny wzmacniacz operacyjny (karta katalogowa) HEF4053B analogowy przełącznik CMOS (arkusz danych) …
2
Kolejny nieudany wzmacniacz różnicowy
To jest obwód, który stworzyłem - zaprojektowałem, obliczyłem, zbudowałem: symulacja tego obwodu - Schemat utworzony przy użyciu CircuitLab Prąd kolektora Q1 i Q2 wynosił 5 mA, a Q3 1 mA. Fala sinusoidalna na wejściu miała 1Vpp przy 1kHz. Negatywne sprzężenie zwrotne powinno działać, ponieważ istnieje przesunięcie o 360 stopni między …
1
Symulacja prostego stanowiska testowego ze zsyntetyzowanym rdzeniem ROM
Jestem zupełnie nowy w świecie układów FPGA i pomyślałem, że zacznę od bardzo prostego projektu: 4-bitowego 7-segmentowego dekodera. Pierwsza wersja, którą napisałem wyłącznie w języku VHDL (jest to w zasadzie pojedynczy kombinator select, nie wymaga zegarów) i wydaje się działać, ale chciałbym również eksperymentować z „rdzeniami IP” w Xilinx ISE. …
Korzystając z naszej strony potwierdzasz, że przeczytałeś(-aś) i rozumiesz nasze zasady używania plików cookie i zasady ochrony prywatności.
Licensed under cc by-sa 3.0 with attribution required.