Na przykład, jeśli istnieje wiele operacji zmiennoprzecinkowych, może „przełączyć” obszar niektórych swoich liczb całkowitych w celu obsługi instrukcji zmiennoprzecinkowych i odwrotnie. Lub jeśli nie ma zbyt wielu obliczeń, ale potrzeba wielu operacji we / wy, może lepiej zrównoleglać swoje operacje we / wy.
Jak wiem, układy FPGA ładują swój kod HDL podczas rozruchu, ale wydaje mi się, że nie jest to naprawdę niemożliwe, aby częściowo umożliwić ponowne załadowanie różnych części większego HDL.
Czy taki FPGA już istnieje?