Pytania otagowane jako routing

Pytania dotyczące trasowania płytek obwodów drukowanych (PCB), co wiąże się z rozmieszczeniem ścieżek na płytce. Można to wykonać ręcznie, jednak wiele programów PCB CAD udostępnia autorouter do pomocy w tym procesie.

1
Jak połączyć ze sobą płaszczyzny naziemne
Jaki jest najlepszy sposób na połączenie ze sobą płaszczyzn naziemnych? Wiem, że płaszczyzny uziemienia są połączone ze sobą w wielu miejscach, aby utrzymać GND o niskiej impedancji na całej płycie i zapewnić ścieżkę powrotną dla sygnałów. Ale oprócz umieszczenia bardzo blisko każdego kondensatora odsprzęgającego, Widziałem układy, w których dodano wiele …
11 pcb  layout  ground  routing  via 
3
Jak połączyć 3 ślady to PCB?
Zwykle traktuję moje płytki drukowane nigdy nie wykonując obrotu o 90º, jak to zalecają najlepsze praktyki, ale czasami są punkty, w których 3 ślady muszą przechwycić, jeśli zawsze wykonuję zwroty o 45º, na tym skrzyżowaniu będzie zwrot o 90º, więc czy jest w porządku, czy jest lepszy sposób na zrobienie …
1
Zoptymalizuj ścieżkę powrotną sygnału za pomocą kondensatorów odsprzęgających na płycie dwuwarstwowej
Projektuję dość złożoną dwuwarstwową płytę - naprawdę powinienem wybrać czterowarstwową, ale nie o to tutaj chodzi. Skończyłem z rozmieszczaniem i trasowaniem komponentów i wykonuję ostatnie poprawki, takie jak upewnienie się, że płaszczyzny ziemi pokrywają większość planszy i są dobrze zszyte (aka siatki gruntu). W niektórych obszarach mam ślady sygnału (np. …
2
Jak można poprawić ten układ? (Gigabit Ethernet z dyskretną magnetyką i POE)
Odpowiedź: Nie, nie ma nic poważnego z układem, okazuje się, że transformator ethernetowy był niespecyfikowany o 0,2dB przy stratach wtrąceniowych, po sparowaniu z używanym przez nas układem PHY. Pytanie Czy jest coś zauważalnie nie tak z routingiem PCB gigabitowego Ethernetu? Gigabit Ethernet ma wiele ograniczeń projektowych, ze względu na układ …
1
Symulacja prostego stanowiska testowego ze zsyntetyzowanym rdzeniem ROM
Jestem zupełnie nowy w świecie układów FPGA i pomyślałem, że zacznę od bardzo prostego projektu: 4-bitowego 7-segmentowego dekodera. Pierwsza wersja, którą napisałem wyłącznie w języku VHDL (jest to w zasadzie pojedynczy kombinator select, nie wymaga zegarów) i wydaje się działać, ale chciałbym również eksperymentować z „rdzeniami IP” w Xilinx ISE. …
Korzystając z naszej strony potwierdzasz, że przeczytałeś(-aś) i rozumiesz nasze zasady używania plików cookie i zasady ochrony prywatności.
Licensed under cc by-sa 3.0 with attribution required.