Pytania otagowane jako fpga

FPGA (Field-Programmable Gate Array) to układ logiczny, który jest konfigurowany przez klienta po wytworzeniu - stąd „programowalny w terenie”.

5
Osadzony Linux na FPGA
Chcesz poprawić ten post? Podaj szczegółowe odpowiedzi na to pytanie, w tym cytaty i wyjaśnienie, dlaczego Twoja odpowiedź jest poprawna. Odpowiedzi bez wystarczającej ilości szczegółów mogą być edytowane lub usuwane. Mam bardzo ograniczone doświadczenie z układami FPGA (Altera - korzystałem tylko z narzędzi do projektowania wizualnego). Planuję nowy projekt, w …
10 fpga  embedded  linux 
4
ograniczenie czasowe dla obwodów synchronizatora magistrali
Mam obwód synchronizatora magistrali do przekazywania szerokiego rejestru w domenach zegarowych. Podam uproszczony opis, pomijając logikę asynchronicznego resetowania. Dane są generowane na jednym zegarze. Aktualizacje mają wiele (przynajmniej kilkanaście) krawędzi zegara: PROCESS (src_clk) BEGIN IF RISING_EDGE(clock) THEN IF computation_done THEN data <= computation; ready_spin <= NOT ready_spin; END IF; END …
10 fpga  clock  timing  sdc 
5
Co to jest seria XMOS?
Ok, więc ostatnio widziałem nazwę XMOS pojawiającą się w miejscach. Szukałem na ich stronie i szukałem w Internecie, ale nie mogę do końca zrozumieć, co to jest? Więc co to jest? Wydaje się, że jest to skrzyżowanie mikrokontrolera z układem FPGA? Zajrzałem również na ich stronę i nie byłem w …
4
FPGA - programowanie DIY
Programuję mikrokontrolery od kilku lat i właśnie odkryłem układy FPGA po zajęciach z projektowania cyfrowego. Po przeprowadzeniu badań dotyczących różnych układów FPGA, płyt programistycznych itp. Nadal waham się przed ich zakupem, ponieważ nie wiedziałbym, jak stworzyć własną wersję końcowego „produktu”. Umieściłem PIC, SAM, AVR itp. Na niestandardowych płytkach drukowanych bez …
9 fpga  spi  programming 
2
Czy ta funkcja mnożenia macierzy i wektora w VHDL jest zrównoleglona?
Mam następującą funkcję VHDL, która zwielokrotnia podaną macierz MXN aprzez wektor NX1b : function matrix_multiply_by_vector(a: integer_matrix; b: integer_vector; m: integer; n: integer) return integer_vector is variable c : integer_vector(m-1 downto 0) := (others => 0); begin for i in 0 to m-1 loop for j in 0 to n-1 loop …
9 fpga  vhdl  matrix 
2
W jaki sposób synchronizator 2-ff zapewnia właściwą synchronizację?
Używanie synchronizatorów 2-ff było standardem dla sygnału przekraczającego granice zegara. Istnieje wiele papierowych / rycin ilustrujących mechanizm, takich jak ten: Wydaje się bclk można tylko próbki impuls ADAT raz (na drugim zboczu narastającym bclk ), co powoduje, że na wyjściu metastabilności bq1_dat . Jak można próbkować bq1_dat „high” na następnym …
2
Programowanie PIC przez FPGA
Chciałbym wiedzieć, czy istnieje sposób na zaprogramowanie PIC po raz pierwszy (zapis we Flashu) za pomocą karty FPGA. PIC jest już przylutowany do FPGA i nie mogę go usunąć. Na PIC nie ma bootloadera. Dlatego muszę go zaprogramować w trybie USART / SPI / I2C za pomocą programu ładującego, aby …
2
VHDL: moduł odbiorczy losowo kończy się niepowodzeniem podczas zliczania bitów
tło To jest osobisty projekt; dotyczy podłączania FPGA do N64, wartości bajtów, które odbiera FPGA są następnie przesyłane przez UART do mojego komputera. W rzeczywistości działa całkiem dobrze! Niestety w przypadkowych przypadkach urządzenie ulegnie awarii, a następnie wyzdrowieje. Podczas debugowania udało mi się znaleźć problem, ale jestem zaskoczony, jak to …
9 fpga  vhdl  protocol 
1
Symulacja prostego stanowiska testowego ze zsyntetyzowanym rdzeniem ROM
Jestem zupełnie nowy w świecie układów FPGA i pomyślałem, że zacznę od bardzo prostego projektu: 4-bitowego 7-segmentowego dekodera. Pierwsza wersja, którą napisałem wyłącznie w języku VHDL (jest to w zasadzie pojedynczy kombinator select, nie wymaga zegarów) i wydaje się działać, ale chciałbym również eksperymentować z „rdzeniami IP” w Xilinx ISE. …
4
Podłączanie kasety komputerowej w stylu lat 80-tych do FPGA
Wdrażam ponownie komputer Microbee z 1980 roku na FPGA (patrz tutaj ) i próbuję wymyślić, jak zrobić port kasety. Oto schematy oryginalnego interfejsu kasety Microbee: (źródło: toptensoftware.com ) Znalazłem też ten opis w instrukcji technicznej: Wyjście danych kasety składa się jedynie z sieci RC, która przyjmuje sygnał z DB1, pin …
2
Programowanie wielu układów FPGA za pomocą JTAG
Mam łańcuch JTAG łączący 4 układy FPGA Spartan 6, które programuję za pomocą ISE iMPACT. Oprogramowanie może pomyślnie zaprogramować dowolny ścisły podzbiór 4 układów FPGA w dowolnej kolejności. Jednak gdy próbuję zaprogramować wszystkie cztery układy FPGA, styk DONE ostatniego układu FPGA nie przechodzi w stan wysoki, a programowanie kończy się …
9 fpga  jtag  spartan 
Korzystając z naszej strony potwierdzasz, że przeczytałeś(-aś) i rozumiesz nasze zasady używania plików cookie i zasady ochrony prywatności.
Licensed under cc by-sa 3.0 with attribution required.