Jak dodać kontrolowaną ilość jittera do sygnału


12

tło

Pracuję nad cyfrowym zegarem i obwodem odzyskiwania danych i teraz wchodzę w fazę oceny, koncentrując się na testowaniu ograniczeń projektu i znajdowaniu potencjalnych mocnych i słabych stron. Ważną cechą tego konkretnego projektu jest tolerancja na drgania w asynchronicznym sygnale wejściowym. Aby ocenić tę miarę, mam na myśli konfigurację testową, jak poniżej.

schematyczny

symulacja tego obwodu - Schemat utworzony przy użyciu CircuitLab

Problem

Aby mieć pewność, że wyniki testu są znaczące, pożądane jest, aby jitter miał następujące cechy:

  • Losowo lub pseudolosowo
  • Rozkład Gaussa
  • Standardowe odchylenie hałasu jest sparametryzowane i można je zamiatać (JITTER CONTROL powyżej)

Nie wydaje się to łatwe. Czy istnieje stosunkowo prosty sposób na wstrzyknięcie kontrolowanej ilości fluktuacji do konfiguracji testowej?


Co mam do tej pory

Dałem mu do myślenia i badań, i mam dwa potencjalne sposoby na zaimplementowanie tego w sprzęcie.

  1. Jeżeli zegar transmisji obwodu testowego jest znacznie wyższy niż DUT, wówczas sygnał wyjściowy może być nadpróbkowany. Następnie dodatkowe próbki można dodać lub usunąć z wyjścia, aby wstrzyknąć dyskretną ilość drgań. Ten jitter nie będzie idealnie gaussowski z powodu szumu kwantyzacji. Jeśli jednak nadpróbkowanie danych transmisyjnych w obwodzie testowym jest wystarczająco wysokie, problem ten można złagodzić.
  2. Zestaw testowy Kubicek i in. (poniżej) wykorzystuje transmisję optyczną ze zmiennym tłumikiem, aby osiągnąć pożądany efekt. Wcale nie jest dla mnie oczywiste, dlaczego miałoby to osiągnąć powyższe, ale analizator widma powinien być w stanie ustalić, czy działa zgodnie z przeznaczeniem.

wprowadź opis zdjęcia tutaj

Rozumiem, że moje pytanie pomija wiele szczegółów dotyczących projektu i konfiguracji testu. Jest to celowe, ponieważ chcę, aby było to jak najbardziej koncepcyjne i ogólne. Chcę, aby nie stało się to postem dotyczącym konkretnego projektu na rzecz utworzenia stanowiska o stałej wartości odniesienia.

Odpowiedzi:


3

Oczywistą odpowiedzią jest zastosowanie generatora sygnałów cyfrowych w celu dodania kontrolowanej ilości hałasu do wejścia sterującego VCO.

Należy pamiętać, że ten sygnał szumu będzie reprezentował chwilowy błąd częstotliwości, a nie błąd fazowy, który zwykle kojarzy się z fluktuacją, więc odpowiednio zintegruj / różnicuj.

Pokazujesz osobny obwód dodający jitter do czystego sygnału pochodzącego z testowego generatora. VCO może być częścią PLL w tym oddzielnym obwodzie. PLL utrzyma średnią częstotliwość wyjściową na tym samym poziomie co częstotliwość wejściowa, ale będzie miał minimalny wpływ na dodatkowy jitter, o ile jego pętla sprzężenia zwrotnego ma minimalne wzmocnienie na częstotliwości jittera.

Jeśli zamierzasz wygenerować więcej niż ułamek jednostkowego przedziału jittera między szczytami, potrzebujesz jakiegoś elastycznego magazynu (FIFO) do przechowywania danych testowych. Łatwiej może być po prostu użyć roztrzęsionego zegara do generowania danych.


Widzę widzę. Myślę, że użycie przetwornika DAC NCO + zamiast VCO może być dla mnie łatwiejsze. Jak powiedziałeś, NCO + DAC może sterować zegarem nadajnika obwodu testowego. Sam obwód testowy wygenerowałby pseudolosowe wartości jittera, które następnie zostałyby wykorzystane do obliczenia danych wejściowych NCO. Twoja sugestia wydaje się znacznie bardziej rozsądna niż zwariowany foto-tłumik Kubicka.
travisbartley

3

Zestaw testowy Kubicek i in. wykorzystuje transmisję optyczną ze zmiennym tłumikiem, aby osiągnąć pożądany efekt. Wcale nie jest dla mnie oczywiste, dlaczego miałoby to osiągnąć powyższe

Twoje dorozumiane pytanie brzmi: „co się dzieje na ryc. 5, aby stworzyć kontrolowany przypadkowy jitter?”.

Po pierwsze, uświadom sobie, że każdy odbiornik optyczny wprowadza szum do odbieranego sygnału. Szum ten jest dość dokładnie modelowany jako losowy szum gaussowski. Stopień wzmacniacza transimpedancyjnego (TIA) odbiornika w naturalny sposób przekształca szum prądowy na szum napięciowy. Wyjście fotodiody / TIA jest sygnałem analogowym proporcjonalnym do optycznego sygnału wejściowego, plus dodatkowy szum, o którym właśnie mówiliśmy.

Na rysunku ukryty jest wzmacniacz ograniczający do uzyskiwania poziomów logiki cyfrowej z wyjścia TIA. Wydaje mi się, że dzieje się tak w buforze rozwijającym w obwodzie wyciągniętym. Gdy zastosujesz wzmacniacz ograniczający do głośnego wejścia, szum zostanie przekształcony w jitter, ponieważ istnieje różnica w czasie, w którym zbocza narastające i opadające przekraczają próg decyzyjny. Ta zmiana taktowania jest fluktuacyjna i jest proporcjonalna do szumu na wejściu i odwrotnie proporcjonalna do nachylenia krawędzi (dV / dt).

Wraz ze wzrostem tłumienia optycznego zmniejszasz dV / dt, ale nie redukujesz szumu, więc zwiększasz drgania.

O rozwiązaniu VCO

FM'ing twojego źródła czasu (jak sugeruje odpowiedź Dave'a) prawdopodobnie nie będzie generował losowego szumu gaussowskiego, jak prosiłeś w swoim pytaniu. Na pewno nie losowy szum, który nie jest skorelowany od krawędzi do krawędzi (jitter losowy lub „RJ”), który wydaje się być tym, czego szukasz, i tym, co otrzymasz z obwodu Kubicka.

Jest to dobra metoda na uzyskanie drgań sinusoidalnych o przemiatanej częstotliwości (SJ), co jest kolejną specyfikacją, o którą należy się martwić przy charakteryzowaniu CDR. W rzeczywistości z mojego doświadczenia znacznie częściej określa się CDR na podstawie ich tolerancji dla jittera sinusoidalnego o pojedynczej częstotliwości niż dla ich tolerancji na nieskorelowany losowy jitter gaussa.


Dzięki za wyjaśnienia, są pomocne. Czym dokładnie jest jitter sinusoidalny o pojedynczej częstotliwości i dlaczego jest bardziej powszechny niż jitter gaussowski? Czy gaussowski przypadkowy jitter nie modeluje dokładnie jittera w prawdziwych systemach?
travisbartley,

2

Jedną z rzeczy, które możesz zrobić, to zaimplementować wersję obwodu opóźniającego, która jest używana w bibliotekach DLL. Zazwyczaj jest to głodny prąd falownika. Musisz zdegenerować prąd z szyn do urządzenia i prąd z urządzenia (dla symetrii wzrostu / spadku) i mieć falownik rekonstrukcyjny (bez prądu głodu) na wyjściu.

Emulowałoby to również najczęstsze źródło Jittera w źródłach (częściowe zawalenie szyn i modulowanie na wyjściu poprzez G_m tranzystorów.

schematyczny

symulacja tego obwodu - Schemat utworzony przy użyciu CircuitLab

Źródłami prądu sterowanymi napięciem mogą być po prostu tranzystory PMOS i NMOS, ale na płytce masz inne opcje. Możesz zmienić liczbę stopni, aby zwiększyć kontrolę napięcia opóźnienia.

Aby się temu zaprzeczyć, możesz również kontrolować górną podaż, o ile utrzymujesz liczbę stopni opóźnienia na parzystej liczbie (będąc falownikami na przemian opóźnią wzrost i spadek). Potrzebne byłyby wtedy dwa falowniki rekonstrukcyjne na wyjściu.

schematyczny

zasymuluj ten obwód

Istnieje jednak jeszcze prostszy sposób, jeśli chcesz tylko wstrzyknąć hałas na brzegach.

schematyczny

zasymuluj ten obwód


Podoba mi się to ze względu na prostotę. Wszystko, czego potrzeba, to długi łańcuch falowników, zmienny zasilacz oraz bufor / falownik Fanout ze stałym zasilaniem. Czy jest jakaś zaleta korzystania z VCCS? Zdaję sobie sprawę z drgań w oscylatorach pierścieniowych i mogę myśleć o tym jak o zwykłym oscylatorze pierścieniowym. Warunki, które powodują drgania w oscylatorze pierścieniowym są takie same, jak tutaj.
travisbartley,

Właśnie narysowałem go jako Vccs, ponieważ to jest dostępne. W prawdziwej bibliotece DLL, która jest po prostu PMOS na górze i NMOS na dole z odpowiednim generatorem stronniczości. Ale pytanie, które przypomniało mi o możliwości, doda odpowiedzi.
symbol zastępczy
Korzystając z naszej strony potwierdzasz, że przeczytałeś(-aś) i rozumiesz nasze zasady używania plików cookie i zasady ochrony prywatności.
Licensed under cc by-sa 3.0 with attribution required.