Po co umieszczać rezystor szeregowo z linią sygnałową?

Wiele razy w obwodach widzę rezystor umieszczony szeregowo w linii sygnałowej, a czasem nawet szeregowo z linią VDD MCU. Czy ma to na celu wygładzenie hałasu w linii? Czym to się różni od używania małej czapki, takiej jak .1µF do robienia tego samego?

Dwa typowe powody to integralność sygnału i ograniczenie prądu w konwersji leniwego poziomu.

W celu zapewnienia integralności sygnału każde niedopasowanie impedancji linii przesyłowej utworzonej przez ślad płytki drukowanej i dołączonych elementów może powodować odbicia przejść sygnału. Jeśli pozwoli się im odbijać tam i z powrotem wzdłuż śladu odbijającego niedopasowania na końcu przez wiele cykli, aż do ich wymarcia, sygnały „dzwonią” i mogą być błędnie interpretowane albo przez poziom, albo jako dodatkowe przejścia krawędzi. Zazwyczaj pin wyjściowy ma niższą impedancję niż ślad, a pin wejściowy ma wyższą impedancję. Jeśli na styk wyjściowy zostanie umieszczony rezystor szeregowy o wartości odpowiadającej impedancji linii przesyłowej, natychmiast utworzy się dzielnik napięcia, a napięcie frontu falowego przemieszczającego się w dół linii będzie równe połowie napięcia wyjściowego. Na końcu odbiorczym wyższa impedancja wejściowa zasadniczo wygląda jak obwód otwarty, co spowoduje odbicie w fazie podwojenia chwilowego napięcia z powrotem do pierwotnego. Ale jeśli pozwolimy temu odbiciu dotrzeć do wyjścia o niskiej impedancji sterownika, odbije się ono poza fazą i konstruktywnie zakłóci, ponownie odejmując i wytwarzając dzwonienie. Zamiast tego jest absorbowany przez rezystor szeregowy w sterowniku, który jest dobrany tak, aby pasował do impedancji linii. Takie zakończenie źródła działa całkiem dobrze w połączeniach punkt-punkt, ale nie tak dobrze w połączeniach wielopunktowych. Zamiast tego jest absorbowany przez rezystor szeregowy w sterowniku, który jest dobrany tak, aby pasował do impedancji linii. Takie zakończenie źródła działa całkiem dobrze w połączeniach punkt-punkt, ale nie tak dobrze w połączeniach wielopunktowych. Zamiast tego jest absorbowany przez rezystor szeregowy w sterowniku, który jest dobrany tak, aby pasował do impedancji linii. Takie zakończenie źródła działa całkiem dobrze w połączeniach punkt-punkt, ale nie tak dobrze w połączeniach wielopunktowych.

Obecne ograniczenia w tłumaczeniu na poziomie leniwym to kolejny częsty powód. Technologie CMOS IC różnych generacji mają różne optymalne napięcia robocze i mogą mieć limity uszkodzeń określone przez niewielki fizyczny rozmiar tranzystorów. Ponadto nie mogą natywnie tolerować wejścia o wyższym napięciu niż ich zasilanie. Dlatego większość układów scalonych jest zbudowana z maleńkich diod od wejść do zasilania, aby chronić przed przepięciem. Jeśli napędzasz część 3,3 V z 5 V (lub bardziej prawdopodobne dzisiaj, napędzając część 1,2 lub 1,8 V ze źródła 3,3 V), kuszące jest po prostu poleganie na tych diodach w celu ograniczenia napięcia sygnału do bezpiecznego zakresu. Często jednak nie są w stanie obsłużyć całego prądu, który potencjalnie może pochodzić z wyjścia o wyższym napięciu, dlatego rezystor szeregowy służy do ograniczenia prądu przez diodę.

Tak, przyczyną jest integralność sygnału. Użycie nasadki znacznie spowolni krawędź i nie będzie tak czyste. Standardowa książka na ten temat to High Speed ​​Digital Design: A Handbook of Black Magic . Zasadniczo jako punkt wyjścia stosuje się zwykle 22,1 oma. Możesz użyć narzędzia do symulacji integralności sygnału, takiego jak HyperLynx firmy Mentor Graphics, aby uzyskać lepszą analizę przed zbudowaniem płytki.

Na linii VDD to nie jest powód. Niektórzy ludzie mogą umieścić rezystor miliohmowy, aby zmierzyć moc, a następnie zastąpić go 0 omów do produkcji. Inne, zwłaszcza analogowe, mogą umieścić tam filtr RC, aby pozbyć się szumów.

Na jakim rodzaju produktu? Po stronie konsumenta prawdopodobnie chodzi o integralność sygnału (patrz odpowiedź Briana).

W narzędziu programistycznym może to być ograniczenie prądu. Często upuszczam oporniki 470 Ω na linie sygnałowe dla moich projektów linii danych, które łączą się z modułami zewnętrznymi. Prąd pobierany przez wejście cyfrowe nie wystarcza, aby spowodować znaczny spadek napięcia na tym oporniku. Obecne ograniczenie oznacza, że ​​nic (zwykle) nie idzie w górę z dymem, jeśli popełniam błąd łącząc rzeczy lub jeśli coś zrywa połączenie na odsłoniętej płycie. Różni się od czapki, ponieważ czapka pobiera dużo prądu na krawędź cyfrową (przez krótki, ale czasem nie bez znaczenia), dając przeciwny efekt opornika.

Nie jestem pewien, czy o tym mówisz, ale na wyjściu wzmacniacza operacyjnego, który prowadzi długą linię, można umieścić niewielki rezystor (<100 omów), aby obciążenie pojemnościowe nie spowodowało wzmacniacz oscyluje.

Można go również zastosować, aby zapewnić, że dwa wzmacniacze mają dokładnie taką samą impedancję wyjściową, aby stworzyć zbalansowaną linię, która odrzuca zakłócenia.

Dwie kolejne odpowiedzi:

1. Dodanie rezystora do linii może ograniczyć niszczycielskie przepływy prądu, które w innym przypadku wynikałyby z krótkich stanów nieustalonych wysokiego napięcia, takich jak wyładowania elektrostatyczne (ESD).
2. Rezystor o niskiej wartości, zgodny z wejściem zasilania układu, obniży napięcie proporcjonalne do prądu zasilania układu. Znając wartość rezystora, można podłączyć miernik, zmierzyć napięcie i określić prąd bez zakłócania działania obwodu. Obwód będzie działał tak samo z wymaganym licznikiem lub bez niego. Natomiast jeśli płytka ma punkt połączenia amperomierza szeregowo z zasilaniem, konieczne byłoby zwarcie tego połączenia, ilekroć materiał nie jest obecny.

Widziałem układ FPGA Xilinx, zaprogramowany do sterowania analogowym multiplekserem wiersz / kolumna CMOS na kamerze, niszczenia multipleksera, ponieważ cyfrowe nanilukowe krawędzie Xilinx poszły DALEKO PONIŻEJ ziemi, a DALEKO OD VDD. Można to zaobserwować za pomocą sondy 1pF o prędkości 900 MHz (aktywna sonda płodu TEK P6201, długo przestarzała). Twoja normalna powolna sonda 13pF nie wykazała przekroczenia. Ludzie z wieloletnim doświadczeniem w tych obszarach polecili mi umieszczenie rezystora 1Kohm w każdym z 6-calowych przewodów (około 15 tych przewodów) od Xilinx do multipleksera. Wynik? Dobry obraz, z dużą ilością przesunięć / pojawił się błąd wzmocnienia. Dodano korektę płyty na zimno i można było zobaczyć ciepło palca moczące się na kartce papieru. Co się działo? Diody ochronne, które mają absorbować uderzenia ESD o dowolnej biegunowości, włączały się podczas tych poniżej / powyżej przeregulowań poniżej nanosekundy. Tak więc miliony razy na sekundę ładunek wstrzykiwano do podłoża CMOS i dołków, zaburzając cyfrowe zachowanie i być może sygnały analogowe, jeśli były one doprowadzane do grd / rail przez nieoczekiwany przepływ ładunków wymagających drogi powrotnej do domu. Pomagałem w debugowaniu innych obwodów CMOS, w których podczas testu ESD tylko jedna bramka logiczna była zdenerwowana, ponieważ nie byłolokalny kontakt zbierający ładunek w odwiercie / podłożu.

Ostrożnie z rezystorami na liniach VDD. Jeśli nie będziesz ostrożnie dopasowywał rozmiaru czapki w odpowiedni sposób, możesz skończyć z tętnieniem na zasilaniu urządzenia, które ma drtrimatyczny wpływ na działanie.

Czasami rezystor lub inne obciążenie jest dodawane równolegle do dyskretnego wejścia cyfrowego, aby skompensować rozproszoną pojemność w długim kablu wejściowym. Rozważ przypadek, w którym przełącznik polowy na końcu długiego ciągu ekranowanego kabla ma gorący i powrotny przewód. drugi koniec pary kabli ma Linię 120 VAC, a strona powrotna przechodzi na wejście PLC, DCS lub innego urządzenia cyfrowego. Na podstawie tych wartości: - napięcie zasilania - pojemność kabla - impedancja cyfrowego urządzenia wejściowego - napięcie wejściowe cyfrowego urządzenia wejściowego Można obliczyć maksymalną bezpieczną odległość dla przebiegu kabla, aby wejście wyłączyło się po otwarciu przełącznika.
Impedancja kabla i urządzenia wejściowego tworzą dzielnik napięcia, który może powodować, że napięcie na wejściu będzie wyższe niż próg, nawet przy otwartym przełączniku.