Jakie są „gotówki” konstrukcji płyty o wysokiej częstotliwości?

Chciałbym zaprojektować płytkę drukowaną dla analogowego kontrolera pętli .. coś z A / D, D / A i procesorem na pokładzie. (Zarówno DSP, jak i FPGA, nie zdecydowałem.) Ponieważ powinno to modulować sygnały analogowe przy 10 kHz, musi to być dość szybki procesor.

Z tego, co rozumiem, zaprojektowanie płytki dla procesorów o częstotliwości powyżej 150 MHz może być bardzo trudne z powodu problemów z RF. Jakich rad możesz udzielić przy projektowaniu takiej tablicy? Jakie problemy mogą wystąpić z powodu układu? Czy są jakieś dobre zasoby internetowe, które mają do tego podstawy wiedzy?

Dzięki.

Jeśli interesuje Cię szybki cyfrowy, zdobądź kopię High Speed ​​Digital Design .

Kluczowe punkty:

• Głównym czynnikiem determinującym obwód jest czas narastania logiki. Nawet przy niskiej częstotliwości taktowania szybkie krawędzie mogą powodować problemy.
• Maksymalny czas narastania systemu daje wtedy krytyczną długość obwodu. Zasadniczo, jeśli opóźnienie propagacji twojego sygnału na długości obwodu jest dłuższe niż czas narastania sygnału, musisz się martwić aspektem wysokiej częstotliwości projektu.
• Jeśli okaże się, że długość krytyczna jest krótsza niż układ obwodu, musisz użyć układu kontrolowanej impedancji. To zawiera:
  • Geometria toru (szerokość i wysokość toru powyżej płaszczyzny uziemienia), aby nadać obwodowi zdefiniowaną impedancję charakterystyczną.
  • Zakończenie sterowników i / lub odbiorników impedancją charakterystyczną dla linii.

Użyj pełnej płaszczyzny uziemienia i mocy. Czapki omijające są ograniczone indukcyjnością, która jest głównie determinowana przez rozmiar opakowania, ślady i przelotki. Wybierz więc najmniejszy rozmiar opakowania, z którym możesz pracować, a następnie wybierz największą pojemność, która nie zepsuje twojego budżetu. Jeśli potrzebujesz więcej ominięcia, zwiększ rozmiar paczki lub dwa i uzyskaj największą pojemność w tym pakiecie. Podłączając nasadkę do płaszczyzny uziemienia / zasilania, użyj dwóch przelotek po obu stronach każdej podkładki; vias + cap będzie wyglądał trochę jak H.

Rozdzielenie płaszczyzn może pomóc w izolacji odcinków analogowych i cyfrowych. Nigdy nie przekraczaj podzielonej płaszczyzny ze śladem sygnału !!! Trzymaj sygnały z dala od krawędzi planszy. Utrzymuj sygnały w odległości co najmniej 2x szerokości śladu, aby zapobiec przesłuchom (pomocne są tutaj symulacje). Trzymaj sygnały o szerokości 5x z dala od bardzo głośnych sygnałów (tj. Zegarów) lub wyjątkowo wrażliwych sygnałów (np. Wejścia analogowe). W razie potrzeby użyj uziemionych śladów ochronnych wokół głośnych / wrażliwych sygnałów. Unikaj przelotek i odgałęzień z głośnymi / wrażliwymi sygnałami.

Najlepiej jest zapewnić jeden przewód uziemiający na sygnał w złączu. Zakończyć sygnały złącza, ponieważ lubią wyrzucać EMI. Ferrytowe koraliki wokół drutu mogą również pomóc w szumie złącza. Chroń sygnały przed złączami.

Płaszczyzna uziemienia pozwala tworzyć ślady mikropaskowe, które mają dobrze zdefiniowaną impedancję. Możesz również użyć rezystorów terminujących, jeśli twój ślad jest długi. Myślę, że ogólną zasadą jest, że dla każdego nS czasu narastania można przejść 2,5 "bez rezystora końcowego.

Użyj symulacji IBIS, aby ustalić, czy potrzebujesz rezystorów terminujących. Współczesne układy FPGA mają fajne sztuczki do tego rodzaju rzeczy; mogą kontrolować siłę wyjściowego sterownika, czasem nawet za pomocą „impedancji sterowanej cyfrowo” (termin Xilinx na technologię). Symulacje IBIS również tutaj pomagają w ustaleniu odpowiedniej siły napędu.

Sprawdź ogromną listę biuletynów High Speed ​​Digital Design dr Howarda Johnsona. Naprawdę niesamowite. http://www.sigcon.com/pubsAlpha.htm

Bardzo mało wiem o szybkim układzie. Ale trzy powszechne rzeczy, które słyszałem to: Unikaj kątów prostych dla śladów sygnału (powodują odbicia), ustaw płaszczyznę uziemienia na jak największej części obwodu i podziel tablicę na podobne typy sygnałów (niskie prędkości cyfrowej, szybkiej cyfrowej, analogowej) w różnych obszarach, z „punktami dławikowymi” w płaszczyźnie uziemienia, aby zminimalizować zakłócenia.

Jeśli chodzi o dobre zasoby online, wyobrażam sobie, że arkusze danych i adnotacje dla DSP lub FPGA, które rozważasz, zawierają kilka dobrych wskazówek. Pamiętam, że Xilinx miał dobre rzeczy.

Aby zaadresować swoją aplikację zamiast pytania, które zadałeś bezpośrednio (inne odpowiedzi mówiły o tym):

10 kHz DSP dla kontrolera pętli nie jest zbyt szybki. (używamy pętli sterowania 5 lub 10 kHz do sterowników silników). Przy przyzwoitym urządzeniu sądzę, że powinieneś być w stanie obsługiwać go z częstotliwością taktowania 40-80 MHz, jeśli trzeba, i fajną rzeczą w nowszej serii DSP a mikrokontrolery polegają na tym, że używają mnożników zegara z pętlą fazową (PLL), aby wewnętrznie zwiększyć częstotliwość tak, aby zewnętrznie tak naprawdę nie było żadnych naprawdę szybkich sygnałów. Seria procesorów DSP TMS320F28xx firmy TI (patrz 28044 i 28235) ma 5-krotny PLL (pół kroku od 0,5x do 5x), dzięki czemu można uzyskać zegar 100 MHz z kryształem 20 MHz.

Po stronie cyfrowej należy przede wszystkim upewnić się, że zapewniono dobrą solidną parę płaszczyzny zasilania i uziemienia dla procesora oraz upewnić się, że kondensatory obejściowe znajdują się jak najbliżej styków zasilających procesora. Zamiast posypać kilka kondensatorów 0,1 uF, użyj różnych kondensatorów 0,1 uF, 0,01 uF i 0,001 uF. Kondensatory 0,1 uF zapewniają większy ładunek, ale ich pasożytnicza indukcyjność zaczyna działać przy niższej częstotliwości niż w przypadku kondensatora 0,01 uF lub 0,001 uF. Te dwa ostatnie nie będą zapewniały tak dużego ładunku, ale będą działać poprawnie, gdy pomija ograniczenia na wyższą częstotliwość. Mieliśmy projekt płytki, który działał, ale miał umiarkowany poziom hałasu na przetworniku analogowo-cyfrowym DSP.

Konwersja analogowo-cyfrowa będzie najsłabszym miejscem w twoim systemie. Prawdopodobnie nie będziesz musiał zbyt ciężko pracować, aby system cyfrowy działał poprawnie. Ale jeśli nie będziesz ostrożny, uzyskasz mierny poziom hałasu w ADC. (Obawiam się, że nie mam dużego doświadczenia w radzeniu sobie z tym; inni inżynierowie w naszej firmie zajmują się układem, więc mówię wam z drugiej ręki.) Jak radzić sobie z płaszczyznami naziemnymi jest argumentem dwa osobne podejścia: czy użyć jednej ogromnej płaszczyzny uziemienia dla całego systemu, czy dwóch oddzielnych płaszczyzn uziemienia, jednego analogowego + jednego cyfrowego, połączonych razem w ADC - ten pierwszy jest odpowiedni dla systemów 8-10 bitowych i słyszę oddzielenie obszarów cyfrowych / analogowych obwodu jest ważniejsze, gdy dojdzie się do większej liczby bitów (16 bitów lub więcej).

Nie oszczędzaj na # warstwach planszy. Samoloty naziemne i energetyczne są twoimi przyjaciółmi.

Czytaj w radiu z szynką lub znajdź operatora klasy dodatkowej, który pomoże. Cały czas radzimy sobie z tymi problemami na znacznie wyższych częstotliwościach. Używamy również przetwarzania DSP w prawie wszystkich naszych urządzeniach. Wypróbuj materiały edukacyjne AARL online lub QRZ. Problemy nie są trudne do naprawienia, ale istnieje wiele możliwych problemów, na które należy uważać.
73, KF7BYU

Jak już wspomniano, możesz używać szybkiego procesora z PLL i nadal mieć na swojej płycie tylko sygnały 10 kHz + kwarcowy oscylator 12 MHz (blisko procesora). Ułożenie tego nie będzie problemem.

Wiele osób (w tym ja) wykonało stereofoniczne wyjście audio 48 kHz na ARM7TDMI (w moim przypadku przesyłanie strumieniowe z karty SD podłączonej do SPI). Widziałem nawet dekodowanie mp3 w oprogramowaniu na 50MHz ARM7 działającym z pamięci RAM (mogą występować stany oczekiwania podczas pracy z Flasha).

Może kupisz płytę mbed LPC1768 (100 MHz, bardzo szybki ADC / DAC i PWM na chipie, tanio: 50 €) i zbudujesz prototyp? Tylko jeśli nie jest to wystarczające, zacznij grać z innymi (droższymi i trudniejszymi) rzeczami.