Co z napięciami roboczymi: 5 V, 3,3 V, 2,5 V, 1,8 V itp

Wydaje się, że układy scalone mają standardowe napięcia 5 V, 3,3 V, 2,5 V. 1,8 V ...

• Kto decyduje o tych napięciach?
• Dlaczego mniejsze urządzenia wymagają niższych napięć?

Często wybierano nowe napięcia, aby zapewnić pewien stopień zgodności z tym, co było przed nimi.

Poziomy wyjściowe CMOS 3V3 były na przykład kompatybilne z wejściami TTL 5V.

Wymagane jest niższe VDD, ponieważ geometria bramy się kurczy. Zapobiega to uszkodzeniu tlenku bramki CMOS i minimalizuje wyciek. Gdy fabs zmienił się z 0,5um na 0,35um, cieńsze bramki mogły obsłużyć tylko potencjały do ​​3,6 V. Doprowadziło to do dostaw przy 3,3 V +/- 10%. Po przełączeniu na 0.18um napięcie zostało dodatkowo obniżone do 1.8V +/- 10%. W najnowszych procesach (np. 45 nm) bramki wykonane są z dielektryków o wysokiej k, takich jak półnium, w celu zmniejszenia wycieków.

To połączenie kilku czynników:

• konwencje - łatwiej jest zaprojektować system, gdy układy są zasilane tym samym napięciem. Jeszcze ważniejsze jest to, że napięcie zasilające określa poziomy napięć cyfrowych wyjść CMOS i progi napięciowe wejść. Standardem komunikacji między mikroprocesorami było 5 V, obecnie jest to 3,3 V, choć ostatnio doszło do eksplozji szeregowych interfejsów komunikacji wahadłowej niskiego napięcia. Można powiedzieć, że tutaj „przemysł” decyduje o napięciu zasilania.
• Ograniczenia procesu produkcyjnego CMOS - w miarę kurczenia się tranzystorów MOS, grubość materiału izolacyjnego bramki i długość kanału. W rezultacie napięcie zasilania musi zostać obniżone, aby uniknąć problemów z niezawodnością lub uszkodzeń. Aby utrzymać „wygodne” napięcie zasilania na interfejsach I / O (np. 3,3 V - patrz wyżej), ogniwa te są wykonane przy użyciu innych (większych i wolniejszych) tranzystorów niż rdzeń układu. Tutaj „fab” (ktokolwiek zaprojektował tam proces produkcji) decyduje o napięciu.
• Zużycie energii - przy każdej generacji procesu układ może pomieścić 2x więcej tranzystorów, pracując z x2 wyższą częstotliwością (przynajmniej tak było do niedawna) - jeśli nic nie zostanie zrobione, co daje 2 * 2 = 4-krotny wzrost zużycia energii na jednostkę powierzchni. Aby go zmniejszyć, napięcie zasilania jest (lub było) zmniejszane proporcjonalnie do rozmiarów tranzystorów, pozostawiając 2x wzrost mocy / obszaru jednostki. Tutaj ważny jest głos projektanta układów.

Ostatnio obraz stał się bardziej skomplikowany - napięcie zasilania nie może być łatwo zmniejszone z powodu ograniczonego wewnętrznego wzmocnienia tranzystora. Zysk ten stanowi kompromis (przy danym napięciu zasilania) między rezystancją „on” kanału tranzystorowego, która ogranicza prędkość przełączania, a rezystancją „off”, która powoduje upływ prądu. Właśnie dlatego napięcie zasilania rdzenia ustabilizowało się na poziomie około 1 V, co powoduje, że prędkość nowych cyfrowych układów scalonych rośnie wolniej, a ich zużycie energii rośnie szybciej niż kiedyś. Gorzej, jeśli weźmie się pod uwagę zmienność procesu produkcyjnego - jeśli nie można wystarczająco dokładnie ustawić progowego napięcia przełączania tranzystora (a gdy tranzystory stają się coraz mniejsze, staje się to bardzo trudne) margines między opornością „włączoną” / „wyłączoną” znika.

Napięcia wydają się być zgodne ze wzorem:

• 3,3 v = 2/3 z 5 v
• 2,5 V = 1/2 5 V
• 1,8 V = ~ 1/3 z 5 V (1,7 byłoby bliżej 1/3, wydaje się, że jest to jedyny nieparzysty)
• 1,2 V = 1/4 5 V

„ Dlaczego mniejsze urządzenia wymagają niższych napięć ?” Mniejsze układy scalone mają mniejszą powierzchnię do pozbycia się ciepła. Ilekroć bit przełącza się gdzieś w układzie scalonym, kondensator musi być ładowany lub rozładowywany (tj. Pojemność bramki tranzystora CMOS). Chociaż transizotry w cyfrowym układzie scalonym są zwykle bardzo małe, jest ich wiele, więc problem jest nadal ważny. Energia zmagazynowana w kondensatorze wynosi 0,5 * C * U ^ 2. Dwukrotne napięcie spowoduje 2 ^ 2 = 4-krotność energii, którą należy zużyć dla każdej bramki MOSFET-a. Dlatego nawet niewielki spadek z, powiedzmy, 2,5 V do 1,8 V przyniesie znaczną poprawę. Dlatego projektanci układów scalonych nie tylko trzymali się napięcia 5 V przez dziesięciolecia i czekali, aż technologia będzie gotowa do użycia 1,2 V, ale zastosowali wszystkie inne zabawne poziomy napięcia pomiędzy nimi.

Krótka odpowiedź: maniacy z TI tak powiedzieli i wszyscy poszli za tym, tworząc kompatybilne lub konkurencyjne produkty.

5 V wybrano ze względu na odporność na hałas . Wczesne układy były wieprzem zasilania, powodując tętnienia w zasilaniu za każdym razem, gdy coś przełączano, co projektanci próbowali pokonać, umieszczając kondensator na stykach zasilania każdego układu. Mimo to dodatkowe 2,4 V wolnej przestrzeni zapewniło im poduszkę chroniącą przed wejściem do zakazanego obszaru między 0,8 V a 2,2 V. Tranzystory powodowały również spadek napięcia ~ 0,4 V przez samą ich pracę.

Napięcia zasilania spadają, aby wydłużyć żywotność baterii, a ponieważ matryce chipowe kurczą się, aby Twoje urządzenia przenośne były mniejsze i lżejsze. Bliższe rozmieszczenie elementów na chipie wymaga niższych napięć, aby zapobiec nadmiernemu nagrzewaniu i ponieważ wyższe napięcie może przejść przez cieńszą izolację.

Ktokolwiek tworzy układ scalony, decyduje o potrzebnych napięciach.

W dawnych czasach ktoś zaczął używać 5 V do logiki cyfrowej i to utknęło na długi czas, głównie dlatego, że znacznie trudniej jest sprzedać układ, który potrzebuje 4 V, gdy wszyscy projektują z dużą ilością układów, które działają na 5 V.

iow: Powodem, dla którego wszyscy używają tego samego napięcia, jest nie tyle kwestia, że ​​wszyscy wybierają ten sam proces, ale to, że nie chcą być przeklęci za używanie „niezwykłych” napięć przez projektantów, którzy używają ich układów.

Przełączanie sygnału przy określonej prędkości wymaga większej mocy, jeśli napięcie jest wyższe, więc przy wyższych prędkościach potrzebujesz niższych napięć, aby utrzymać prąd na niskim poziomie, dlatego szybsze, gęstsze, nowoczesne obwody zwykle używają niższych napięć niż stare układy.

Wiele układów wykorzystuje nawet 3,3 V dla we / wy i niższe napięcie, na przykład 1,8 V dla rdzenia wewnętrznego.

Projektanci układów wiedzą, że napięcie 1,8 V jest napięciem nieparzystym i często mają wewnętrzny regulator, który zapewnia napięcie rdzenia dla samego układu, oszczędzając projektantowi konieczności generowania napięcia rdzenia.

Na przykład sytuacji z podwójnym napięciem przyjrzyj się ENC28J60, który działa na 3,3 V, ale ma wewnętrzny regulator 2,5 V.

Napięcia są podyktowane fizyką materiałów (w każdym razie materiałów półprzewodnikowych) i procesami zastosowanymi przy wytwarzaniu układu. (Mam nadzieję, że używam tutaj odpowiednich terminów ...) Różne typy półprzewodników mają różne napięcia szczelinowe - zasadniczo napięcie, które je „aktywuje”. Mogą również zoptymalizować strukturę układu, aby umożliwić niższe niezawodne działanie w bardziej niezawodny sposób podczas układania (uważam).

Mniejsze urządzenia nie wymagają niższych napięć, ale zaprojektowały je tak, aby używały mniejszych napięć, ponieważ mniejsze napięcie oznacza mniejsze rozpraszanie ciepła i potencjalnie szybszą pracę. Łatwiej jest uzyskać sygnał zegarowy 10 MHz, jeśli musi on mieścić się w zakresie od 0 V do 1,8 V.