Obliczanie oporu rozwijania dla danej bramki MOSFET

Przeszukałem i przeczytałem wiele podobnych pytań, ale nie znalazłem konkretnej odpowiedzi na pytanie, jak obliczyć prawidłową wartość rezystora rozwijanego dla pływającej bramki MOSFET. Wygląda na to, że każdy uchyla się przed pytaniem o wartości 1K, 10K lub 100K „powinno działać”.

Jeśli miałem N-Channel IRF510 i zamierzałem uruchomić bramę z 9 V, aby przełączyć $V_{DS}$ 24 V przy 500 mA, jakiej wartości powinienem użyć dla rozwijanego opornika bramki i jak obliczyć tę wartość?

Oto sposób ilościowo określić granice dopuszczalnej zakończenia bramy opór $R_g$ o mocy MOSFET.

Będzie to leniwe leniwe leniwe podejście ( $L^3$ ). Więc:

• Bardzo prosty model FET tylko , C gs i R g włączone. $C_{\text{gd}}$$C_{\text{gs}}$$R_g$
• Kondensatory FET są traktowane jako liniowe.
• FET brama została rozebrana do źródła poprzez .$R_g$
• Zostanie zastosowane napięcie wymuszające V ds nie bardziej skomplikowane niż liniowa rampa. $V_{\text{ds}}$

Celem podejścia ( ) jest uzyskanie maksymalnego wglądu / użyteczności przy minimalnym wysiłku, przy użyciu modelu, który jest możliwie jak najprostszy, ale wciąż znaczący. $L^3$

Model jest prostym dzielnikiem pojemnościowym z rezystancyjnym opuszczaniem. rozwiązano w dziedzinie częstotliwości, a następnie odwrotną transformację Laplace'a w dziedzinie czasu. $V_{\text{gs}}$

Za pomocą tego modelu analizowane są trzy warunki pracy:

1. $R_g$$\infty$
2. $R_g$$V_{\text{ds}}$$V_{\text{ds}}$
3. $R_g$

$R_g$$\infty$

$R_g$$\infty$

$V_{\text{gs}}$$\frac{C_{\text{gd}} V_{\text{ds}}}{C_{\text{gd}}+C_{\text{gs}}}$

$V_{\text{gs}}$$V_{\text{ds}}$$C_{\text{gd}}$$C_{\text{gs}}$

$V_{\text{ds-max}}$
$C_{\text{gd}}$$C_{\text{rss}}$
$C_{\text{gs}}$$C_{\text{ciss}}$$C_{\text{gd}}$
$V_{\text{gth-min}}$

$V_{\text{gs}}$

$R_g$

$R_g$

$V_{\text{gs}}$$C_{\text{gd}} V_{\text{dsSlp}} R_g \left(1-e^{-\frac{t}{R_g \left(C_{\text{gd}}+C_{\text{gs}}\right)}}\right)$

$V_{\text{dsSlp}}$$V_{\text{ds}}$$R_g$$V_{\text{gs}}$

$V_{\text{ds}}$$R_g$

Dlaczego nawet tracić czas na to? Jeśli to wszystko, możemy po prostu przewrócić się, wrócić do łóżka i być szczęśliwym. Ale jest o wiele więcej, więc spójrzmy na trochę tego dalej.

$R_g$

$V_{\text{ds}}$$V_{\text{ds}}$

$V_{\text{gs}}$$\text{(20pF) }\text{(25V/50nsec) }\text{Rg} \left(1-e^{-\frac{\text{50 nsec}}{\text{(20pF + 115pF)} \text{ Rg}}}\right)$

$R_g$$V_{\text{gs}}$$R_g$

$R_g$$V_{\text{ds}}$$V_{\text{ds}}$$V_{\text{ds}}$

$V_{\text{ds}}$

$R_g$

$R_g$

$C_{\text{gs}}$$C_{\text{gd}}$$V_{\text{ds}}$

Dla szeregowego obwodu rezonansowego LC:

$\frac {Z_o} {R}$$Z_o$$\sqrt {\frac {L} {C}}$

$C_{\text{gs}}$$Z_o$$R_g$$Z_o$$R_g$$Z_o$

Kilka rzeczy, o których należy pamiętać

• $R_g$
• $R_g$$R_g$ R g R g - $R_{g-\max }$$R_g$$R_{g-\min }$
• Wszystkie tranzystory polowe wykazują efekty dV / dt, zwłaszcza części starszych technologii.

Uważaj to za minimalną niezbędną wiedzę na temat rezystancji obwodu bramki w tranzystorach MOSFET.

Powinno działać 1 kΩ, 10 kΩ lub 100 kΩ.

Zastanów się, jaki jest cel rozwijania i kiedy ma to znaczenie. Podczas normalnej pracy brama jest ogólnie aktywnie napędzana w obie strony. Rezystor rozwijany nie robi nic przydatnego, a najlepsze nie przeszkadza.

Zwykle celem rozwijania jest utrzymanie FET wyłączonego podczas uruchamiania, gdy aktywny obwód napędu bramki ma wysoką impedancję. Może się to zdarzyć na przykład, gdy brama jest napędzana bezpośrednio z pinu mikrokontrolera. Może upłynąć 10 sekund, zanim zegar mikro zacznie działać i zacznie wykonywać instrukcje, które wprowadzają pin do znanego stanu wyjściowego. Może to być złe, jeśli FET powinien być włączony tylko przez kilka µs na raz, aby na przykład zapobiec nasyceniu się induktora. W takich przypadkach nie tylko budzenie się tranzystora polowego może spowodować nadmierny prąd, ale ten nadmierny prąd może faktycznie zapobiec całkowitemu wzrostowi zasilania, zasadniczo blokując obwód w trybie łomu na czas nieokreślony.

Jakie są zatem kryteria decydujące o wartości rozwijanego menu? Z jednej strony rezystancja musi być wystarczająco niska, aby bramka była rozładowywana w czasie i mogła być utrzymywana w stanie niskim pomimo sprzężenia pojemnościowego z przejściowych stanów nieustalonych. Brama FET ma bardzo wysoką odporność i przeważnie wygląda pojemnościowo. Nawet duży rezystor może ostatecznie rozładować pojemność bramki. Czynnikiem ograniczającym jest szybkość, z jaką urządzenie może zostać wyłączone, a następnie ponownie włączone. Zwykle nie jest to jednak problem. Utrzymywanie bramki na niskim poziomie pomimo początkowych stanów przejściowych jest o wiele trudniejsze do oceny, ponieważ prawie niemożliwe jest ustalenie, skąd te wartości przejściowe mogą pochodzić i jak silnie połączą się z węzłem bramki. Właśnie dlatego widzisz taki zasięg. Nikt tak naprawdę nie wie, co jest potrzebne, więc eksperymentują i obniżają, a bardziej prawdopodobne, wybierz niezły numer. Pomysł miłego u różnych ludzi jest różny.

Z drugiej strony nie chcesz, aby pulldown pobierał znaczący prąd, który w przeciwnym razie poszedłby szybko w ogóle wjechać na bramę. Jeśli używasz sterownika FET, który może przełączać źródło 1 A podczas przełączania, dodatkowe 10 mA z menu rozwijanego 1 kΩ jest praktycznie nieistotne. Z drugiej strony, jeśli brama jest napędzana prosto z mikroprzełącznika, dodatkowe 5 mA rozwijania 1 kΩ może być znaczną niedogodnością. W takim przypadku byłoby lepiej 10 kΩ. Rzadko jest konieczne, aby przejść wyżej, ale w niektórych obwodach małej mocy, w których FET jest włączony przez długi czas, możesz chcieć 100 kΩ.

Tak jak powiedziałem, 1 kΩ, 10 kΩ lub 100 kΩ powinno działać.