Dlaczego chip Intel 8080 zostałby zniszczony, jeśli napięcie +12 V zostanie podłączone przed napięciem -5 V?

Intel 8080 to klasyczny mikroprocesor wydany w 1974 roku, wyprodukowany przy użyciu procesu NMOS w trybie rozszerzenia i wykazuje różne unikalne cechy związane z tym procesem, takie jak wymóg zegara dwufazowego i trzech szyn zasilających: -5 V, +5 V i +12 V.

W opisie wtyczki zasilania z Wikipedii jest napisane

Pin 2: GND (V _SS ) - masa

Pin 11: −5 V (V _BB ) - Zasilacz −5 V. Musi to być pierwsze podłączone źródło zasilania i ostatnie odłączone, w przeciwnym razie procesor zostanie uszkodzony.

Pin 20: +5 V (V _CC ) - Zasilacz + 5 V.

Pin 28: +12 V (V _DD ) - Zasilacz +12 V. Musi to być ostatnie podłączone i pierwsze odłączone źródło zasilania.

Odsyłam do oryginalnego arkusza danych , ale informacje są nieco sprzeczne.

Bezwzględne maksimum :

V _CC (+5 V), V _DD (+12 V) i V _SS (GND) w odniesieniu do V _BB (-5 V): od -0,3 V do +20 V.

Nawet jeśli V _BB wynosi 0 V, gdy nie jest podłączone, V _DD będzie wynosić +17 V i nie powinno przekraczać absolutnego maksimum. Czy w Wikipedii jest pierwotne twierdzenie, że układ Intel 8080 zostanie zniszczony, jeśli +12 V zostanie podłączone przed poprawą -5 V?

Jeśli jest poprawny, jaki jest dokładny mechanizm awarii, jeśli to zrobię? Dlaczego chip zostałby zniszczony, jeśli +12 V zostanie zastosowane najpierw bez -5 V? Podejrzewam, że musi to mieć coś wspólnego z procesem NMOS w trybie rozszerzenia, ale nie wiem, jak działają półprzewodniki.

Czy możesz wyjaśnić, w jaki sposób zasilacz jest implementowany wewnętrznie w Intel 8080? Czy problem istniał wśród innych układów z tej samej epoki zbudowanych przy użyciu podobnego procesu?

Ponadto, jeśli muszę zaprojektować zasilacz dla procesora Intel 8080, powiedzmy przy użyciu trzech regulatorów napięcia, jak mogę zapobiec uszkodzeniu układu, jeśli szyna +12 V wzrośnie przed -5 V?

W procesie zastosowanym dla 8080, +12 zapewniało napięcie pierwotne dla logiki, +5 dostarczało napięcie dla logiki pinów I / O (która miała być kompatybilna z TTL, a zatem ograniczona do sygnałów 0 -> 5 woltów) i - 5 został podłączony do podłoża. To ostatnie napięcie zapewniało, że wszystkie aktywne urządzenia w układzie scalonym pozostały odizolowane, utrzymując odwrotne napięcie na złączach PN, które oddzielały je od wspólnego podłoża krzemowego.

Jeśli jakikolwiek sygnał we / wy spadnie „poniżej” napięcia podłoża, może potencjalnie doprowadzić złącze izolujące do stanu podobnego do SCR, powodując ciągły wysoki prąd potencjalnie niszcząc urządzenie. Wymagana sekwencja włączania i wyłączania trzech napięć zasilania miała na celu zminimalizowanie tego ryzyka.

Jak słusznie wskazano poprzednią odpowiedź, w praktyce projektanci systemów szybko i swobodnie przestrzegali tego wymagania. Zasadniczo najważniejszą rzeczą było zasilenie reszty logiki systemu tym samym zasilaniem +5, które napędzało procesor, tak aby napięcia przyłożone na styki wejściowe procesora nigdy nie były większe niż zasilanie „+5” procesora, lub niższy od zasilania „-5” procesora oraz w celu zapewnienia, że ​​zasilanie „+12” było równe lub większe niż zasilanie „+5 przez cały czas. Dioda mocy Schottky'ego była czasami mostkowana między tymi napięciami, aby utrzymać to związek np. podczas wyłączania.

Zazwyczaj wartości korekcji filtra elektrolitycznego dla trzech dostaw dobierano tak, że -5 i +12 zwiększały się dość szybko, a +5 opóźniało się nieco później.

Udoskonalenia procesu MOS pozwoliły na późniejsze zasilanie układów scalonych wyłącznie przez +5, a jeśli potrzebne było ujemne napięcie podłoża, było generowane na chipie przez obwód małej pompy ładującej. (np. 2516 EPROM vs. 2508, 8085 procesorów vs. 8080).

Nie mam dla ciebie pełnej odpowiedzi, ale 8080 był jednym z pierwszych układów Intela wykorzystujących proces NMOS, a nie proces PMOS układów 4004, 4040 i 8008. W NMOS podłoże musi być najbardziej ujemnym punktem w całym obwodzie, aby mieć pewność, że złącza izolacyjne innych elementów obwodu są odpowiednio odwrócone.

Podejrzewam więc, że zasilanie -5 V, między innymi, jest bezpośrednio związane z podłożem, a jeśli inne napięcia są dostarczane bez tego obciążenia, istnieją różne niezamierzone ścieżki przewodzenia przez chip, z których wiele może prowadzić do zapadania się i samozniszczenia.

Aby odpowiedzieć na twoje ostatnie pytanie, jeśli twój zasilacz nie ma prawidłowego zsekwencjonowania według projektu, potrzebujesz osobnego sekwencera - obwodu, który sam wymaga obecności napięcia -5 V, zanim pozwoli innym napięciom dotrzeć do układu.

Aby powtórzyć niektóre komentarze do twojego pytania, nie przypominam sobie, aby zwracano szczególną uwagę na rzeczywiste systemy oparte na 8080.

Jednak takie systemy były zwykle budowane z czterema zasilaczami - a ściślej dwie pary zasilaczy: ± 5 V i ± 12 V (-12 V byłoby używane w dowolnych interfejsach szeregowych), każdy napędzany z uzwojenia transformatora i prostownika mostkowego . Naturalne byłoby, gdyby źródła 5 V pojawiły się przed źródłami 12 V, a z tych dwóch -5 V byłoby szybsze niż + 5 V, ponieważ byłyby znacznie mniej obciążone.

Tak więc (znowu zgaduję), zasilacze albo „po prostu działały” pod względem sekwencjonowania, albo niebezpieczeństwo nie było tak poważne, jak chcieliby autorzy kart katalogowych.

jeśli muszę zaprojektować zasilacz dla procesora Intel 8080, powiedzmy przy użyciu trzech regulatorów napięcia, w jaki sposób mogę zapobiec uszkodzeniu układu, jeśli szyna + 12 V zwiększy się przed -5 V?

Przy odrobinie staranności powinieneś być w stanie uniknąć tej sytuacji. procesor pobiera bardzo mało prądu przy -5 V, więc przy przewymiarowanym kondensatorze filtrującym naturalnie będzie szybko podnosił się i opadał powoli.

+ 12V może być zwiększany wolniej dzięki niższemu nieuregulowanemu napięciu, które zapewnia mniej „rezerwy” i niższej pojemności w stosunku do poboru prądu, aby przyspieszyć spadek. Rezystor odpowietrzający zapewni, że napięcie spadnie wystarczająco szybko, nawet przy niskim obciążeniu.

Symulowałem zasilacz w Altair 8800 . Wszystkie napięcia zasilania wzrosły prawie razem w ciągu 4 ms od włączenia. Po wyłączeniu najpierw spadło zasilanie + 12V, następnie zasilanie + 5 V, a następnie zasilanie -5 V.

Oto pierwszy cykl zasilania przy włączeniu: -

A oto wyłączenie po 60 cyklach zasilania: -

Obwód -5 V Altaira wygląda następująco: -

^{symulacja tego obwodu - Schemat utworzony za pomocą CircuitLab}

Połączenie wysokiego nieuregulowanego napięcia stałego (względem 5 V), dużej pojemności filtra i niewielkiego obciążenia zapewnia szybki czas narastania i czas powolnego opadania.

Zasilanie Altair + 12V ma podobny obwód, ale 12V nie jest dużo mniejsze niż 16 V, więc napięcie spada poniżej 12V szybciej (pomaga również wyższy pobór prądu z zasilania + 12V).