Dlaczego pojedyncza bramka AND potrzebuje 60 tranzystorów?

Patrząc na arkusz danych MC74VHC1G08 , w sekcji funkcji , stwierdza Chip Complexity: FETs = 62.

• Dlaczego ten układ scalony potrzebuje 62 tranzystorów, podczas gdy bramka AND może być wykonana tylko z 6 tranzystorami?
• Do czego służy pozostałe 56 tranzystorów? Domyślam się, że to jakiś obwód ochronny, ale nie jestem pewien.

Może być kilka powodów, dla których więcej niż minimum 6 MOSFETÓW (4 dla NAND + 2 dla falownika) jest używanych w tym układzie scalonym:

• Jak podano w arkuszu danych:

Obwód wewnętrzny składa się z wielu stopni, w tym z bufora wyjściowego, który zapewnia wysoką odporność na zakłócenia i stabilną moc wyjściową.

• Wyjście zostanie wykonane przy użyciu dość dużych tranzystorów (nie minimalnych). Zawsze są „złożone”, co oznacza, że ​​wiele tranzystorów jest połączonych w jeden duży, w którym obszary drenażu i dyfuzji źródła są wspólne dla dwóch tranzystorów. Zachowuje się jak jeden duży tranzystor, ale można go policzyć jako tyle, jeśli chcesz uzyskać większą liczbę tranzystorów.

• Ochrona ESD na wejściach i wyjściach układów scalonych wytwarzanych w nowoczesnych procesach CMOS często wykorzystuje „uziemione bramki MOSFET” zamiast bardziej tradycyjnych diod.

• Potrzebny jest obwód „cęgów ESD” między stykami zasilającymi, taki obwód składa się z kilku tranzystorów.

• Obwody cyfrowe (takie jak ta bramka AND) często wymagają oddzielnego zasilania układu. Są to tak zwane „komórki odszyfrowujące”. Są to kondensatory między szynami zasilającymi. Kondensatory te są najczęściej wykonane przy użyciu pojemności dren / bramka tranzystorów.

• W procesach CMOS MOSFET są najbardziej „podstawowymi” komponentami, są również najbardziej kontrolowanym i najbardziej elastycznym komponentem, więc projektanci układów scalonych wolą używać MOSFET, gdy tylko jest to możliwe.

Ogólnie rzecz biorąc, „dość łatwo” jest potrzebować 62 tranzystorów, aby stworzyć pozornie prostą funkcję jak bramka AND. Jest tak również dlatego, że ten układ scalony jest „trochę więcej” niż zwykłą bramką AND. Bramki AND w bardziej złożonych obwodach, takich jak procesory, mikrokontrolery itp., Często wykorzystują tylko 6 tranzystorów. Ale to nie są „samodzielne” ORAZ bramki takie jak ten IC.

From ON Semiconductor MC74VHC1GT00 - Przewodnik po bramce NAND z dwoma wejściami :

Obwód wewnętrzny składa się z wielu stopni, w tym z bufora wyjściowego, który zapewnia wysoką odporność na zakłócenia i stabilną moc wyjściową.

Struktura wejściowa MC74VHC1G00 zapewnia ochronę, gdy stosowane są napięcia do 7 V, niezależnie od napięcia zasilania. Pozwala to na użycie MC74VHC1G00 do połączenia obwodów 5 V z obwodami 3 V.

Złożoność układu scalonego: FET = 56

Ochrona przy wyłączaniu zapewniona na wejściach

Zrównoważone opóźnienia propagacji

From ON Semiconductor MC74VHC1GT00 - Karta danych pojedynczej bramki 2-wejściowej NAND .

$V_{CC}$$V_{CC}$

$I_{OFF}$ Obsługuje częściowe zabezpieczenie przy zaniku zasilania

ESD wytrzymać napięcie> 2000 V.

Mamy co najmniej trzy etapy: wejściowy, logiczny i wyjściowy.

Bramka MC74VHC1G08 AND, którą można utworzyć z NAND i NOT, zajmuje 62 FET. MC74VHC1GT00 NAND zajmuje 56. Ta sama rodzina, więc około 6 tranzystorów FET do wdrożenia falownika. Co oznaczałoby, że MC74VHC1G00 miałby około 9 bramek funkcjonalności, a MC74VHC1G08 10 bramek.

Podstawą pytania PO jest logika AND, którą można zaimplementować z 6 bramek, ale NOT w MC74VHC1G08 musi mieć co najmniej 6 FET.

Powiedz 8 + 6, aby zaimplementować logikę, która pozostawiłaby około 48 tranzystorów FET, aby zapewnić wszystkie dodatkowe zabezpieczenia.

Zgadnij 5/6 FET / wejście, aby zapewnić ochronę przed wyładowaniami elektrostatycznymi = 36 FET.

Reszta zapewnia wszystkie pozostałe zabezpieczenia. To oczywiście nie jest prosta bramka AND.

Ile równoległych małych MOSFETÓW jest w jednym MOSFET-ie mocy? Tysiące? Ta mała bramka ma dość wysoki prąd wyjściowy, więc potrzebuje do tego 62 małych MOSFET-ów.

Moje dwa centy warte zgadnięcia.

Im bardziej brama MOSFET jest napędzana, aby ją włączyć, tym dłużej potrwa, zanim MOSFET się wyłączy. Wydajność można poprawić, dodając zespół obwodów elektrycznych w celu ograniczenia nadmiaru napięcia bramki, choć robienie tego bez zwiększania rozpraszania mocy spoczynkowej jest trudne.

Nie wiem, jakie dokładnie techniki są stosowane w CMOS, aby zapobiec nadmiernemu nasyceniu, ale urządzenia Schottky'ego o niskiej mocy oparte na dwubiegunowych tranzystorach złącza mogą dostarczyć przydatnego analogu. Rozważ dwa proste falowniki pokazane poniżej:

^{symulacja tego obwodu - Schemat utworzony za pomocą CircuitLab}

Falownik po lewej stronie jest prostszy niż ten po prawej, ale jeśli uruchomimy symulację, zobaczymy, że dodanie diody pozwala obwodowi po prawej stronie wyłączyć się znacznie szybciej niż po lewej.

W poniższych falownikach opartych na BJT dioda Schottky'ego nieznacznie zwiększy rozproszenie mocy w R3, ale taki wzrost będzie niewielki w porównaniu z ogólnym zużyciem energii. W urządzeniu CMOS samo zaciskanie napięcia bramki zwiększyłoby rozpraszanie mocy, powodując konieczność zastosowania innych, bardziej wyrafinowanych podejść.

Być może kostka ma cztery bramki AND, ponieważ używa tej samej dokładnej fizycznej matrycy, co układ MC74VHC08 , tylko podłączając tylko jedną bramę.

Po co ponosić koszty i problemy związane z projektowaniem, testowaniem i obsługą całej oddzielnej matrycy, skoro koszt między 17 a 62 tranzystorami na krzemie jest w zasadzie zerowy?

Dałoby to 2 lub 6 tranzystorów w celu ochrony zasilania oraz 14 lub 15 tranzystorów na ORAZ. Nie takie nierozsądne.