Kłąb dymu w powietrzu. 3 różne płytki drukowane. PCB ma duchy?


15

Tak, to jest haiku. (EDYCJA: naprawiono ... teraz jest to właściwie Haiku)

Nie, nie uśmiecham się.

Robię standardowe testy; widząc, co się stanie, gdy jedna z dwóch szyn zasilających zostanie zwarta do masy na obwodzie drukowanym, który zaprojektowałem. Mówimy o szynie zasilającej 12 V zasilanej z zasilacza stacjonarnego, z oddzielnym wbudowanym przetwornikiem 5 V buck, który zasila drugą szynę na płytce drukowanej (do której podłączony jest mój ATmega328PB).

Na szynie 12 V znajduje się kilka gniazdek beczek DC, które będą narażone na ryzyko dla użytkowników końcowych. Naturalnie postanowiłem wbić śrubokręt jubilerski w jeden z nich, aby przeprowadzić test zwarcia.

A oto kłębek dymu z mojego ATmega328PB.

Myślę, że to oznacza jedną z następujących rzeczy:

wprowadź opis zdjęcia tutaj

Schematyczny czas

Oto schemat połączeń z ATmega328PB:

Schemat ATmega328PB

Oto wszystkie schematy rzeczy w projekcie, które mają połączenie z szyną 12 V (szyna VBAT +) i które sterują ścieżkami powrotnymi prądu GND:

Kontrola mocy FET

Analogowy interfejs

A oto schemat gniazd baryłkowych i powiązanych pinów wykrywających jack (zauważ, że łączą się one bezpośrednio z niektórymi pinami ATmega328PB bez rezystancji szeregowej):

Gniazda beczek DC z pinami wykrywającymi gniazda

Plan zwarć

Plan radzenia sobie z zwarciami na szynie 12 V miał po prostu wyłączyć FET N-kanałowy LOAD_FET z powodu jednego z dwóch logicznych warunków, które zostały spełnione w oprogramowaniu układowym:

  1. Próbkowanie ADC z częstotliwością 1 Hz wykrywa stan przetężenia i powoduje, że przełącznik FET_LOAD przestaje przewodzić, odcinając w ten sposób prąd zwarciowy
  2. Napięcie zasilające ATmega przejdzie w stan zaniku zasilania, a MCU zresetuje się i zainicjuje przełącznik FET_LOAD w pozycji „off”, odcinając w ten sposób prąd zwarciowy

The Big Smoke

Oto sonda oscyloskopowa tego, co dzieje się z szyną Vbat + na CH1 (żółty) i szyną +5 na CH2 (niebieski) podczas zwarcia Vbat + do GND poprzez zastosowanie śrubokręta jubilerskiego do odsłoniętych drutów kabla podłączonego do obwód gniazda beczki (nie włożyłem śrubokręta do gniazda ), gdy jest on zasilany z zasilacza stołowego ustawionego na 12 V przy 5 A:

Zwarcie |  CH1 - Vbat + |  CH2 - + 5 V.

Po tym zdarzeniu ATmega po prostu bardzo się rozgrzewał, ilekroć włączałem płytkę, i działał skutecznie jako zwarcie między wejściem + 5 V a masą sygnałową. Rozlutowałem ATmega gorącym powietrzem i przetestowałem FET N-channel FET, aby sprawdzić, czy jest smażony. Rzeczywiście zawiódł tak, że nie wyłączałby się całkowicie do końca, gdy napięcie bramki zostało przyłożone do +5 lub masy sygnałowej, ale zamiast tego działał gdzieś w strefie zmierzchu pomiędzy. Spadał o około 2,3 wolta, przewodząc ~ 200 mA, niezależnie od tego, czy był on „włączony”, czy „wyłączony”, gdy ładunek był podłączony do gniazda lufy.

Przeczucie

Miałem przeczucie, że ponieważ FET został uszkodzony, to wektor uszkodzenia ATmega mógł zostać spowodowany przez przeniesienie wysokiego napięcia przez odpływ FET do jego bramki i MCU. Wykonałem kilka kolejnych testów z niższymi napięciami zasilającymi szynę 12V. Zauważ, że pierwsze trzy obrazy są w zasadzie takie same, ale z różnymi prądami szczytowymi. Po wyłączeniu ATmega (z powodu załamania napięcia na szynie Vbat +) z kolei sygnał LOAD_GND_ENABLE dostarczany przez MCU (niebieski, poniżej) z kolei zmniejsza się, odcinając przełącznik FET_LOAD .

Legenda:

CH1 = napięcie na Rshunt (0,005 oma) CH2 = napięcie przy sygnale LOAD_GND_ENABLE (podłączony do ATmega)

Vbat + zasilany przy 6V:

wprowadź opis zdjęcia tutaj

Vbat + zasilany przy 7V:

wprowadź opis zdjęcia tutaj

Vbat + zasilany przy 8 V:

wprowadź opis zdjęcia tutaj

Vbat + zasilany przy 9V:

wprowadź opis zdjęcia tutaj

W tym ostatnim przypadku prąd nigdy nie przestał wzrastać, a sygnał LOAD_GND_ENABLE wykonał funky dance, ale w sumie wydaje się, że maksymalne limity nigdy nie zostały przekroczone na pinie LOAD_GND_ENABLE (przynajmniej nie sądzę, aby były ... Mam tylko 2-kanałowy zakres i musiałbym mierzyć szynę + 5 V, aby wiedzieć, jakie napięcie na LOAD_GND_ENABLE wrt Vcc).

Następne kroki

Mam tylko 1 planszę, którą można poświęcić, dlatego moim planem jest:

  1. Użyj pustego ATmega328PB, aby wszystkie jego piny miały domyślnie wysoką impedancję bez skonfigurowanych / zainicjowanych urządzeń peryferyjnych. Powtórz test zwarcia, aby sprawdzić, czy ATmega328PB nadal rośnie w dymie. Jeśli się nie psuje, MCU musiało się nie udać, ponieważ pobierało / pobierało zbyt dużo prądu z jednego ze swoich styków skonfigurowanych jako wyjście, podczas gdy w poprzednich testach było uruchomione oprogramowanie układowe.

  2. Testuj z ATmega328PB zamontowanym na płytce zabezpieczającej (niestety ten układ nie jest dostarczany w pakietach DIP) podłączonej do płytki drukowanej za pomocą przewodów Flywire. Selektywnie rozpocznij podłączanie pojedynczego flywire na raz, uruchamiając test i sprawdzając, który z nich ostatecznie odpowiada za smażenie ATmega328PB.

  3. Zamów nową próbkę PCB o zmienionym układzie, tak aby wszystkie ślady łączące się z ATmega328PB były połączone mostkami lutowniczymi, które można lutować ręcznie podczas testu. W ten sposób test zwarć (i wszelkie inne testy) można przeprowadzić z ATmega podłączonym jednocześnie do ograniczonej liczby sygnałów i ułatwia podłączenie wszystkich innych zewnętrznych obwodów do tych mostków lutowniczych w celu sterowania nimi niezależnie od ATmega .

Tak, to naprawdę pytanie (pytania)!

A pytanie brzmi:

  • czy ktoś widzi tu coś, czego ja nie widzę. Czy to oczywiste? Mam nadzieję, że to nie jest oczywiste ...
  • Jaki byłby twój następny krok?

5
+1 za haiku i za naprawdę dobrze wykonane pełne szczegółowe pytanie. Ale niestety nie mam doświadczenia / wiedzy, aby nawet zacząć udzielać odpowiedzi.
manassehkatz-Moving 2 Codidact

2
Częstotliwość próbkowania 1 sekundy dla prądu krótkiego jest ZBYT WOLNA. Zakładając, że zagrożoną częścią jest jakiś półprzewodnik, z aktywnym obszarem o grubości 10 mikronów, że 10 mikronów ma termiczne Tau 1,14 mikrosekundy, musisz naprawdę szybko wykryć nadprąd (tak krótki).
analogsystemsrf

2
Rzeczy elektryczne nie działają po wypuszczeniu magii z dymu ...
Solar Mike,

Chciałbym zobaczyć więcej takich pytań. +1
Wossname

Odpowiedzi:


1

Myślę, że twój przełącznik w linii LOAD_GND jest prawdopodobnie winnym uczestnikiem tutaj, w połączeniu z niezabezpieczonymi liniami wykrywającymi jack do mikro (które chciałbym zauważyć, są podłączone do LOAD_GND dla każdego gniazda, w którym NIE jest włożona wtyczka).

Zastanów się, co się stanie, jeśli wyłączysz ten mosfet (gniazdo wykrywające linie na dowolnym gnieździe bez włożonego gniazda zostanie podłączone do napięcia akumulatora przez zwarcie, pojawi się dym), powinieneś mieć przynajmniej pewną rezystancję szeregową i zacisk na liniach wykrywających jack (powiedzmy około 10k i parę diod), ale tak naprawdę nie rozumiem, co naprawdę przełącznik LOAD_GND naprawdę kupuje za wyższy przełącznik boczny?

Nawiasem mówiąc, scena motoryzacyjna ma naprawdę ładne, sterowane logicznie przełączniki boczne z wbudowanym wyłącznikiem nadprądowym i wykrywaniem prądu, które warto zobaczyć.


Masz absolutną rację. Bardzo zwięzłe, bardzo słuszne. Dziękuję panu.
macdonaldtomw

3

Szyna 12 V ma kilka gniazd beczek DC, które będą narażone na ryzyko dla użytkowników końcowych. Naturalnie postanowiłem wbić śrubokręt jubilerski w jeden z nich, aby przeprowadzić test zwarcia.

Co oznacza, że ​​umieszczasz + 12V na niezabezpieczonej JACK_DETECTlinii, smażąc MCU. Patrz „napięcie na dowolnym styku [..]” powyżej.

Ponownie zaprojektować obwód, który martwy zwarcie między VBAT+i JACKx_DETECTnie pozwala napięcia na pin MCU, aby wznieść się ponad VCC - na przykład za pomocą rezystora i diody.


0

Najwyraźniej nie może jeszcze komentować. Ale zmieniłem odpowiedź, aby zgodzić się z powyższym, z następującymi spostrzeżeniami.

Jedną rzeczą, o którą chciałbym się zadbać, jest upewnienie się, że twoje FET są w dobrym stanie (pullup / pulldown), kiedy ATMega jest w stanie rozruchu / resetu. Piny są zwykle ustawione na tryb wejściowy IIRC, co powoduje, że bramka FET unosi się i przedstawia słaby napęd Vgs, zwiększając opór kanału. Jeśli przepływ prądu między połączeniami drenu i źródła jest znaczny, spowoduje to szybkie przegrzanie / zniszczenie FET.

Korzystając z naszej strony potwierdzasz, że przeczytałeś(-aś) i rozumiesz nasze zasady używania plików cookie i zasady ochrony prywatności.
Licensed under cc by-sa 3.0 with attribution required.