Czapka oddzielająca: Bliżej chipa, ale z via czy dalej bez via?

To może być „jeszcze jedno” pytanie dotyczące oddzielenia, ale pytanie jest dość precyzyjne i nie mogę znaleźć odpowiedzi.

Mam 40-stykowy QFN, w którym muszę rozłożyć sygnały, a następnie umieścić dziesiątki nakładek odsprzęgających. Co gorsza, układ scalony znajduje się na gnieździe, który zajmuje 8x obszar QFN (5 mm x 5 mm). (Gniazdo zajmuje duży obszar, ale nie dodaje znaczących pasożytów; jest oceniane do 75 GHz). Na tej samej warstwie nie mogę umieścić elementów w promieniu ~ 7 mm. Tylna strona jest również ograniczona ze względu na otwory montażowe gniazda, ale przynajmniej mogę użyć częściowej nieruchomości z tyłu. Ale musiałbym to zrobić. Mógłbym jednak umieścić 50% kondensatorów na termicznej łopatki uziemiającej, którą również utworzyłem pod układem z tyłu.

Teraz czytałem wiele razy, że nie powinno być przejścia między kołpakiem sprzęgającym a szpilką. Ale co jest gorsze? Drutem czy dłuższym drutem?

Pod względem indukcyjności ślad 7 mm wynosiłby około 5-7nH ( http://chemandy.com/calculators/flat-wire-inductor-calculator.htm ). Otwór o średnicy 22 mil / 10 mil jest znacznie poniżej 1nH ( http://referencedesigner.com/rfcal/cal_13.php ).

Nie stresuj się zbytnio, aby zminimalizować tę indukcyjność. To nie zawsze przekłada się na odległość. Gdybym był tobą, podjąłbym kroki w celu zminimalizowania wszystkich wkładów w całkowitą indukcyjność ścieżki między sworzniem a nasadką. Nie wspominasz o prędkościach, z którymi pracuje Twój układ, ale mówisz, że jest w QFN. Mówię to tylko dlatego, że czasami mamy obsesję na punkcie dodawania odsprzęgania, gdy sam pakiet jest ograniczeniem.

Więc jak szalony chcesz się rozzłościć? Pozwala zminimalizować każdą sekcję. Zaczynając od czapek, możesz wybrać pakiet o niższej indukcyjności, na przykład 306 (603 odwrócony na boki), 201s, jeśli możesz uzyskać swoje wartości, czapki MLCC lub istnieje wariant X2Y przeznaczony do oddzielania i RF-land.

Następnie strategia montażu, jeśli jedna droga jest dobra, dlaczego nie dwie. Więcej równoległych przelotek powinno mieć niższą impedancję. Jeśli wykonujesz czapki w stylu 0306 lub 201, upewnij się, że wykonałeś boczną sztuczkę, ponownie próbując zminimalizować obszar pętli.

Ok, więc teraz mówię, połóż je na górze. Uczyń część swojej górnej warstwy potopem miedzi po stronie mocy. Następnie na następnej warstwie, 5 mil lub mniej poniżej góry, wykonaj GND. Użyj wielu przelotek gnd na stykach gniazda. To da ci ładną ścieżkę o niskiej impedancji z powyższych czapek do tych pinów. Raz zrobiłem analizę sekcji HS FPGA. Ładna, szczelna struktura i czapki, jak opisałem, przewyższały kondensatory bezpośrednio pod częściami, używając wielu przelotek.

Wreszcie, jeśli chcesz się lepiej czuć, możesz przeprowadzić symulację lub analizę. Istnieje wiele tematów na temat projektowania PDN. Jeśli nie masz symulatora, sprawdź bezpłatne narzędzie Excel PDN firmy Altera . Przewodnik po projektach zawiera kilka naprawdę fajnych informacji.

Użyłem tych gniazd, zanim były całkiem ładne, a także podkreśliłem, gdzie umieścić czapki.

Powiedziałbym, że rozwiązanie via jest lepsze. Ponieważ jednak korzystasz z gniazda, spodziewam się, że to gniazdo dyktuje (pogarsza) ogólną wydajność (indukcyjność kondensatora odsprzęgającego), że ostatecznie nie ma znaczenia, co robisz. Ślad przelotowy lub długi.

Ale jeśli rozwiązanie przelotowe jest dopuszczalne (również w kwestiach termicznych), wybrałbym to.

Jeśli przestrzeń jest dostępna, możesz po prostu umieścić elektrody w obu miejscach, a następnie zdecydować lub zmierzyć, które rozwiązanie jest lepsze.