(To pytanie przyszło mi do głowy w wyniku innego pytania tutaj.)

Zazwyczaj jestem ostrożny w stosowaniu kondensatorów odsprzęgających w pobliżu wszystkich pinów zasilania układów scalonych, dużych i małych, analogowych lub cyfrowych. W miarę możliwości używam także płaszczyzny zasilania i uziemienia w projektach PCB. Zasadniczo staram się stosować „dobrą praktykę”, aby uzyskać niezawodną, ​​solidną konstrukcję. I, o ile mogę powiedzieć, odniosłem sukces.

Pytanie brzmi, jakie są wskaźniki niewłaściwego oddzielenia płatności od produkcji. Załóżmy, że postanowiłem nie uwzględniać zaślepek obejściowych na stykach zasilania mikrokontrolera, nadajnika-odbiornika CAN lub czegoś innego.

Istnieją pewne oczywiste wskaźniki, takie jak spontaniczne resetowanie mikrokontrolera, ale muszą istnieć bardziej subtelne problemy, których może nawet nie dostrzegam lub które mogą nie przypisywać nieodpowiedniego oddzielenia.

Objawy są takie, że przez większość czasu wszystko będzie dobrze, z wyjątkiem tego, że czasami może nie być. Może to być zależne od danych i bardzo trudne do odtworzenia.

Pomyśl o tym, co się dzieje. Niektóre układy nagle zwiększyły swoje obecne zapotrzebowanie. Spowodowało to, że jego bezpośrednie napięcie zasilania spadło do poziomu, na którym nie jest już zagwarantowane prawidłowe działanie. Nawet jeśli nie, szybka zmiana napięcia zasilania może powodować problemy.

Bardzo trudno jest przewidzieć, czym dokładnie może być ten problem i przy jakim progu napięcia lub pochodnej napięcia występuje. Linia danych może być tymczasowo interpretowana w złym stanie. Flip-flop może zostać odwrócony. Nie wiesz Cokolwiek się stanie, jest również funkcją temperatury, nawet nierównomiernego nagrzewania matrycy. Spróbuj odtworzyć to dokładnie z jednego testu do następnego.

Więc sedno jest takie, że rzeczy mogą się łuszczyć. Może. Czasami.

Pojawiające się problemy będą się bardzo różnić w zależności od zastosowanego obwodu i zastosowanych układów scalonych. Myślę, że najlepszym rozwiązaniem nie jest poszukiwanie określonego problematycznego zachowania obwodu, ale po prostu bezpośrednie sprawdzenie napięcia Vcc-GND na twoim zasięgu, jak najbliżej styku układów scalonych.

Podczas pracy powinna być widoczna płaska linia (czyste napięcie stałe). Jeśli pojawi się zmarszczka, jest to wskazówka, że ​​oddzielenie jest niewystarczające. Musisz obserwować napięcie dla wszystkich stanów w twoim obwodzie i przez dłuższy czas. Fale mogą pojawiać się okresowo podczas transmisji cyfrowej tylko dla przykładu. Ponadto należy powtórzyć ten pomiar dla wszystkich układów scalonych na płytce drukowanej, nawet jeśli są one na tej samej szynie zasilającej.

Częstotliwość tętnienia jest bardzo ważna, ponieważ mówi ci, jakiego rodzaju kondensatora potrzebujesz do osłabienia tego konkretnego tętnienia. Na przykład tętnienie niskiej częstotliwości (poniżej 1 kHz) będzie łatwo filtrowane za pomocą aluminiowego kondensatora, podczas gdy tętnienie wysokiej częstotliwości (100 kHz lub 1 MHz) będzie łatwiej filtrowane przez kondensator filmowy lub kondensator ceramiczny.

Amplituda tętnienia daje wyobrażenie o tym, ile Farad musi mieć kondensator odsprzęgający.

Myślę, że ta metoda jest najlepsza, aby upewnić się, że obwód nie cierpi z powodu słabego oddzielenia, zamiast szukać dziwnych / niespójnych zachowań obwodu.

Mam łatwiejszą i krótszą odpowiedź:

Kiedy masz niewystarczającą moc, dostaniesz różnego rodzaju dziwne problemy, które zwykle nie są ze sobą powiązane i które na pierwszy rzut oka wydają się niemożliwe do wyjaśnienia.

Ta odpowiedź składa się z 4 części: jitter, power-gate-driver, ADC i dataeye / PAM.

Specyfikacja jittera nie będzie osiągalna, a odtwarzanie dźwięku będzie „hałaśliwe”. Twój faza dźwięku (inaczej jitter) nie będzie osiągalna, a połączenie bezprzewodowe może nawet nie zostać zsynchronizowane; twój wskaźnik błędów bitowych lub błędów pakietowych będzie niedopuszczalny; twoje dupleksowe łącza bezprzewodowe (mające na celu umożliwienie równoczesnego wysyłania i odbierania) ulegną dezsencji, ponieważ faza zbliżenia nadajnika bezpośrednio wejdzie w część widma zaplanowaną dla odbiornika.

W przypadku układów scalonych Power Driver, biorąc pod uwagę długie przewody GND i VDD, spodziewaj się, że szyny początkowo się zwiną, a następnie zadzwonią w górę, znacznie powyżej VDD. Za pomocą 5 lub 10 woltów, przy 3 cm drutu w przewodach Cbypassu nieposiadającego powierzchni lub w przypadku braku płaszczyzny uziemienia.

^{symulacja tego obwodu - Schemat utworzony przy użyciu CircuitLab}

Zatem ............ autodestrukcja jest wynikiem nielokalnych kondensatorów obejściowych.

Obwód rezonansowy to indukcyjność ołowiu i wewnętrzny C_well_substrate, który jest znacznie mniejszy niż Cbypass PCB.

[edytuj] Odnośnie OpAmps i ADC: Twoje pomiary pokażą szeroki rozrzut KODU. Twój opamp Vout nigdy się nie uspokoi, ponieważ jego VDD dzwoni na wysokich częstotliwościach i pojawia się bezpośrednio na Vout'ie OpAmp, który ma zostać zdigitalizowany przez ADC.

Twoje DataEye będzie roztrzęsione, hałaśliwe, z niepłaskimi górnymi końcami, co nie pozostawi interferencji między symbolami, ponieważ VDD nigdy nie jest cichy, nigdy nie ustabilizował się, a tętnienie VDD przepływa przez OpAmps do twojego sygnału, ponieważ OpAmps mają 0dB PSRR na wysokim częstotliwości (dzwonienie kondensatora i ołowiu).

Jakość dostaw, integralność sygnału i margines błędu!

Jeśli już wiesz, co oznacza DVT i wykonujesz rygorystyczne DFM, DFT i DVT w specyfikacjach projektowych, możesz rozważyć dodanie testów niezawodności podatności w swoim planie testów walidacji projektu. Obejmuje to: wymuszenie napięcia zasilającego do +/- 10% limitów i zmianę częstotliwości kryształów +/- limitów w celu wyszukania błędów funkcjonalnych (inaczej test wykresu Schmoo). - Robisz to samo z Hi / lo Temp i wysokim% RH podczas wstrzykiwania szumu impulsowego 1A za pomocą pętli nad układami, szukając ścieżek o wysokiej impedancji ze źródłami o wysokiej impedancji, które nie mogą tłumić sprzężonego szumu.
- Możesz powąchać tablicę z przewodem uziemienia sondy zwartym do końca i spojrzeć na analizator widma lub lunetę z maksymalną czułością w poszukiwaniu szumu, a następnie wstrzyknąć szum z powrotem za pomocą pętli o podobnej wielkości z generatora impulsów DIY 1 amper, szukając problemów funkcjonalnych.

Podobnie jak przewidywanie, kiedy szkło rozbije się, systemy binarne w świecie analogowym działają idealnie, dopóki się nie rozbiją.

Aby zrozumieć margines błędów objawowych, trzeba zrozumieć, gdzie pojawia się i znika hałas.

HAŁAS można dokładnie zmierzyć i określić margines błędu.

• Źródła: przez sprzężenie przewodzące, indukcyjne lub C.
  • $V=Ldi/dt$$I_c=CdV/dt$$t_R$$t_D$ na torze.

    • ESD do ramki gnd to także EMI, który sprzęga się jako przesunięcie uziemienia lub interferencja sygnału.

• miejsca docelowe: przez sprzężenie przewodzące, indukcyjne lub C.
  • PSRR: Każda bramka ma strefę liniową, ale w przeciwieństwie do wzmacniaczy operacyjnych z tendencyjnością źródła prądu, współczynnik eliminacji szumów zasilania jest nieliniowy i ma krytyczne znaczenie tylko podczas przełączania, gdy zarówno sterowniki Nch, jak i Pch są aktywne i nie tylko wstrzykują hałas z dowolnej szyny, ale przewodzą hałas z albo szyna do wyjścia. Różnicowy hałas zasilania między nadajnikiem a odbiornikiem implikuje przesunięcie progu dla szczytowego punktu przejścia w czasie, który określa, czy wiele przejść może przejść przez bramę, czy nie. Gdy przełącznik jest w pełni przewodzący, impedancja / reaktancja toru może być znacznie wyższa niż impedancja sterownika, która waha się od 22 do 33 lub 50 +/- 20% Ohm dla różnych rodzin logiki napięcia. (> 300 omów dla starszych modeli CD4000)

Prądy indukowane przez duże pętle sygnałowe zamiast bocznikowane przez pobliską Cap do Vss: płaszczyzny Vdd (płaszczyzny o niskiej indukcyjności)

Możemy przewidzieć wszystkie wyniki komunikacji binarnej jako stosunek sygnału analogowego do szumu, SNR, z funkcją prawdopodobieństwa lub bitowym poziomem błędu. (BER).

• Więc jaki jest SNR logiki?

  • 40 dB jest dobre (<1% Vpp), 30 dB jest dobre, 20 dB jest słabe (10% Vpp)

• Czy istnieje jakiś poziom błędu dla jakiegokolwiek sygnału logicznego?
  • Tak, ale zwykle jest on absurdalnie duży, dopóki nie zastosujesz się do zasad projektowania samolotów mocy / uziemienia i limitów odsprzęgania. Wtedy może stać się praktycznie mały, jeśli zaniedbujesz oddzielanie lub zbyt skomplikowane, aby go obliczyć, więc zawsze testuj go pod kątem marży przed przejściem do produkcji krytycznej, gdzie koszty awarii są wysokie.
  • Jaki jest sygnał
  • Vss, Vdd każdy traktowany jako sygnał do jakiegoś punktu odniesienia w pobliżu układu odbiorczego lub wysyłającego.
  • Co to jest hałas?
  • Zakłócenia wystarczająco małe, których nie można łatwo dostrzec, ale wystarczająco duże, aby spowodować awarię projektu, zaraz po jego wysłaniu. ;) odpowiednik „Dmuchanie maliny”
  • Zasadniczo wszystko, co nie jest sygnałem fali w arkuszu danych.
  • Jaki jest próg wejściowy?
  • około Vss / 2 +/- x% lub 1,3 V dla 74HCTxx i RS-232 (tak, to prawda)
  • $V_{oh(min)}$$V_{ol(max)}$
  • $RdsOn$
  • $V_{oh(min)}$$V_{ol(max)}$
  • dlatego widzimy, że w projekcie logiki występuje nieodłączny margines hałasu z różnicą między tymi poziomami a rzeczywistym progiem przełącznika wejściowego Vth. W przypadku TTL można to zmierzyć na dowolnym pływającym wejściu z sondą do ziemi. W przypadku CMOS można przetestować dowolną bramkę z ujemnym sprzężeniem zwrotnym R, na przykład 1Mohm, i zaobserwować to jako próg wejściowy w obszarze liniowym ze wzrostem napięcia co najmniej 10 na bramkę wewnętrzną. Bramki NAND mają 3 stopnie inwersji, więc mają przyrost liniowy> 1k. Było to prawdą we wszystkich rodzinach CMOS, które widziałem.

^{symulacja tego obwodu - Schemat utworzony przy użyciu CircuitLab}

Nie pokazano ESR 100 omów diod i pojemności wejściowej oraz wielu innych szczegółów.

Istnieją doskonałe powody, aby użyć oddzielnej płaszczyzny zasilania i uziemienia tak blisko siebie, jak to możliwe, aby zwiększyć pojemność między nimi. Indukcyjność kwadratu jest taka sama dla całej płytki drukowanej lub małego kondensatora chipowego. Istnieją dobre powody, aby wybrać 0,01 uF zamiast 0,1 uF i odwrotnie, jeśli wybierzesz ceramikę, SRF z synchronicznymi prądami zegara i układem ścieżek. Możesz ocenić swój problem z szumem, wąchając pętlę lunety i mierząc integralność sygnału zasilacza bez zacisku uziemiającego, używając końcówki 1 cm i lufy na sondzie 10: 1> 300 MHz.

Naucz się testować swój margines hałasu w każdym projekcie

• zwykle planowane w DVT, nawet jeśli masz dużo doświadczenia w zakresie EMI. Przy bliskiej odległości (1 cm) test wąchania RF i wstrzykiwania hałasu.

Pamiętaj w swoim układzie, że odległość pętli nie tylko określa indukcyjność ścieżki, ale obszar pętli determinuje poziomy hałasu pola EH.

Symptomy funkcjonalne błędów szumu logicznego są czymś nieoczekiwanym, kiedy najmniej się ich spodziewasz