Dlaczego stara logika PMOS / NMOS wymagała wielu napięć?


26

Dlaczego stara logika PMOS / NMOS wymagała wielu napięć, takich jak +5, -5 i +12 woltów? Na przykład stare procesory Intel 8080, stare pamięci DRAM itp.

Interesują mnie przyczyny na poziomie fizycznym / układu. Jaki był cel tych dodatkowych napięć?

Tak, to pytanie dotyczy rzeczy, które były używane 35 lat temu.

Odpowiedzi:


13

W 8080 zastosowano technologię tylko nMOS (brak CMOS = pMOS i nNMOS). Gdy używasz tylko urządzeń nMOS (lub pMOS), masz kilka możliwości zbudowania komórki inwertera logicznego (patrz rozdział 6.6 w tym dokumencie , moja odpowiedź bardzo zapożycza od tego źródła):

  1. Tranzystor nMOS i rezystor podciągający. Proste, ale niezbyt dobre na układzie scalonym, ponieważ rezystor zajmie dużo miejsca na krzemie.

  2. Tranzystor nMOS i drugi, nasycony tranzystor nMOS zamiast rezystora podciągającego. Nieźle, ale wysokie napięcie wyjściowe pozostanie o jedno napięcie progowe V GS, th poniżej napięcia zasilania. (Uwaga: V GS, th to napięcie między bramką FET a źródłem, które po prostu włączy FET.)

  3. Tranzystor nMOS i drugi, nienasycony (= liniowy) tranzystor zamiast rezystora podciągającego. Wysokie napięcie wyjściowe waha się aż do V DD , ale wiąże się to z dodatkowym kosztem dodatkowego napięcia V GG z V GG  > V DD  + V GS, th . To jest powód dla szyny +12 V.

  4. Tranzystor nMOS z drugim tranzystorem typu n zubożonym zamiast rezystora obciążenia. Nie jest wymagana dodatkowa szyna zasilająca, ale technologia jest bardziej zaawansowana, ponieważ na tym samym układzie muszą być wykonane dwa tranzystory z domieszką inaczej domieszkowaną.

Wygląda na to, że 8080 używa opcji nr 3.

Przyczyną ujemnej szyny (-5 V) może być stronniczość potrzebna do konfiguracji cascode. Zwiększyłoby to szybkość przełączania kosztem dodatkowej szyny zasilającej. Mogę tylko zgadywać tutaj, ponieważ nie znalazłem żadnych źródeł mówiących mi, że 8080 naprawdę używa etapów związanych z cascode. Pokrycie kodu byłoby inną historią; ta konfiguracja jest stosowana do wzmacniaczy liniowych, przełączników logicznych, translatorów poziomu lub przełączników mocy .


jedno napięcie progowe poniżej napięcia zasilania - jedno co? Ile wynosi jedno „napięcie progowe”?
Kevin Vermeer

@KevinVermeer: ​​Jeśli minimalne V (GS) wymagane do wykonania przewodnictwa NFET wynosi, powiedzmy, 2 wolty, a najwyższe dostępne napięcie bramki wynosi 5 woltów, wówczas prąd wyjściowy prądu spadnie do zera, gdy napięcie wyjściowe wzrośnie do 3 woltów (5 V-2 V).
supercat

Widzę ... Teraz ma to większy sens ... Ale czym jest konfiguracja cascode? A może może być podłączone do masy -5 V, aby pomóc w zanieczyszczeniu sodu (= ruchomym jonem)?
BarsMonster,

Zgaduję, że napięcie ujemne (-5 V) jest naprawdę bardzo niejasne i nie wiem na pewno, czy 8080 używa przełączników cascode, czy też podłoże jest tendencyjne. Co gorsza, poszukiwania „podaży ujemnej” i 8080 lub logiki przynoszą wiele trafień, gdy termin „ujemny” jest używany dla wspólnego lub naziemnego. To naprawdę nie jest źle, ale to nie pomaga w tej sprawie.
zebonaut

13

Oto przykład obwodu bramki „trybu wyczerpania” NMOS NAND, który znalazłem na (niemieckiej) Wikipedii:

NMOS NAND Gate - obraz domeny publicznej autorstwa użytkownika Wikipedia Biezl

Górny tranzystor jest używany w trybie wyczerpywania, aby zapewnić obciążenie zbliżone do źródła prądu i równoważące czasy narastania i opadania. Ze względu na wyższe napięcia progowe we wczesnej technologii MOS, konieczne może być zasilanie 12 V, aby zapewnić odpowiednie odchylenie dla bramki rezystora obciążenia. Zasilanie -5 V mogło zostać wykorzystane do odchylenia tylnych bramek (lub węzłów podłoża) wszystkich tranzystorów polowych w celu uzyskania ich w pożądanym reżimie działania.

Robię z tego odpowiedź na Wiki, ponieważ niektóre z moich wypowiedzi są raczej spekulacjami niż twardymi faktami i jestem pewien, że ktoś tutaj może mnie poprawić lub poprawić.


Za to, co jest warte, układ wideo Atari 2600 działa głównie poza +5, ale ma jedno wejście, które jest napędzane pulą podłączoną do źródła zasilania 9 V. Wejście to steruje bramkami podciągania w trybie wzmocnienia w sekwencji 30 falowników, których średni czas propagacji powinien wynosić około 10ns (myślę, że dość szybki jak na dzisiejsze standardy; żaden inny sygnał nie musi rozprzestrzeniać się w pobliżu tak wielu bramy podczas cyklu zegara).
supercat

Kolejny komentarz do podciągania w trybie wzmocnienia: idealnym praktycznym urządzeniem podciągającym w logice NMOS byłoby źródło prądu stałego, którego zdolność przenoszenia prądu nie spadała wraz ze wzrostem napięcia wyjściowego. Niestety, jeśli bramka FET ma pięć woltów, VGS spadnie o połowę, zanim źródło osiągnie 2,5 wolta. Dla kontrastu, jeśli bramka ma napięcie 12 woltów, moc wyjściowa może osiągnąć 4 wolty, podczas gdy VGS jest nadal 2/3 tego, co było, gdy moc wyjściowa była na ziemi.
supercat

4

Kilka lat temu zaprojektowałem technologię 12 woltów NMOS. Wykorzystuje nasycone tranzystory n-kanałowe do podciągania. Jak opisał poprzedni autor (pozycja nr 2 w tej odpowiedzi ), ogranicza to napięcie wyjściowe do jednego Vt niższego niż VDD. Zasilanie 5 woltów służy do połączenia z TTL. Zasilanie -5 V służy do dociskania podłoża i doprowadzenia Vt do użytecznej wartości. Bez napięcia polaryzacji Vt wynosi około 0 V.


+1, nie zastanawiałem się nad tym dokładnym powodem użycia + 12V (dla logiki wewnętrznej) i +5 (dla połączenia wewnętrznych poziomów + 12 V V w celu wyczyszczenia poziomów + 5 V TTL H).
zebonaut

Czy wiesz, dlaczego Vt był tak niski bez uprzedzeń? Czy to z powodu problemów z zanieczyszczeniem? (Metale alkaliczne i takie)
BarsMonster

3

Krótka odpowiedź brzmi: musisz przestudiować układ obwodu odpowiedniego urządzenia, aby zobaczyć projekt, i na tej podstawie możesz dowiedzieć się, dlaczego.

Mam przeczucie, że konstrukcja wymaga połączenia z 5 V TTL, ale samo urządzenie nie będzie działać przy tym napięciu, dokładnie to, jak działa, wymaga odpowiedniego przykładu do zbadania.

Łatwiej to powiedzieć niż zrobić, ponieważ mogę znaleźć bardzo niewiele szczegółów w Internecie.

To, co znalazłem, to bogactwo informacji na temat 8008, który wyprzedza 8080 o kilka lat, ta informacja zawiera ... częściowy schemat, który można znaleźć tutaj.

http://www.8008chron.com/Intel_MSC-8_April_1975.pdf

Rozejrzyj się po stronach 29 i 30 (są to numery stron pdf, a nie ręczny skan skanowany), a nawet strona 5, jeśli chcesz zobaczyć, jak jest fizycznie zbudowana.

Więcej informacji znajdziesz tutaj.

http://www.8008chron.com/intellecMDS_schematic.pdf

Nie oczekuję za to żadnej nagrody, ponieważ nie odpowiedziałem bezpośrednio na pytanie, ale mam nadzieję, że skieruje cię to właściwą ścieżką.

Korzystając z naszej strony potwierdzasz, że przeczytałeś(-aś) i rozumiesz nasze zasady używania plików cookie i zasady ochrony prywatności.
Licensed under cc by-sa 3.0 with attribution required.