Aktualizacja : pytanie uzupełniające pokazuje moje podejście do wynikowego układu PCB.
Układam swoją pierwszą płytkę za pomocą interfejsu użytkownika (mam spore doświadczenie w używaniu i programowaniu systemów wbudowanych, ale to pierwszy raz, kiedy robię układ płytki drukowanej), STM32F103, będzie to płytka z mieszanym sygnałem, wykorzystująca zarówno wewnętrzne DAC-y STM, jak i niektóre zewnętrzne DAC-y przez SPI, i jestem trochę zdezorientowana co do uziemienia.
Odpowiedzi na te pytania:
- Czapki odsprzęgające, układ PCB
- Zgodne zalecenia dotyczące układu kryształów PCB
- Układ PCB z mieszanym sygnałem dla PSoC
wyraźnie stwierdzam, że powinienem mieć lokalną płaszczyznę uziemienia dla uC, połączoną z globalną ziemią dokładnie w jednym punkcie, oraz lokalną sieć energetyczną, połączoną z globalną mocą w pobliżu tego samego punktu. Więc to właśnie robię. Mój 4-warstwowy stos to:
- lokalna płaszczyzna GND + sygnały, uC, to czapki odsprzęgające 100nF i kryształ
- globalny GND, nieprzerwany, z wyjątkiem przelotek. Według źródeł takich jak Henry Ott płaszczyzna uziemienia jest nieoświetlona, a sekcje cyfrowa i analogowa są fizycznie oddzielone.
- moc, płaszczyzna 3,3 V pod IC, grube ślady dla zewnętrznych przetworników DAC 3,3 V, grubsze ślady dla dystrybucji woltów w sekcji analogowej.
- sygnał + pułapki odsprzęgające 1uF
W dalszej części płyty analogowe komponenty i sygnały znajdują się na górnej i dolnej warstwie.
Więc pytania:
- czy powinienem przełamać globalną płaszczyznę pod UC, czy też dobrze jest mieć pełną płaszczyznę naziemną pod lokalną?
- Używam zarówno przetwornika ADC, jak i przetwornika cyfrowo-analogowego przetwornika częstotliwości i generuję napięcie odniesienia w sekcji analogowej płytki, którą doprowadzam do wtyku Vref + przetwornika częstotliwości za pomocą ścieżki na płaszczyźnie mocy. Gdzie powinienem podłączyć Vref-pin: lokalną masę, globalną masę lub utworzyć osobną ścieżkę na płaszczyźnie mocy łączącą ją z masą globalną w sekcji analogowej, gdzie masa powinna być cicha? Może blisko miejsca, w którym generowane jest napięcie odniesienia? Zauważ, że na STM32 Vref- różni się od analogowego styku VSSA z uziemieniem (który, jak przypuszczam, idzie do lokalnej płaszczyzny GND?).
Wszelkie inne uwagi dotyczące projektu są oczywiście mile widziane!