Scalanie / łączenie autobusów w Altium Designer


9

W Altium Designer 14.3 próbuję połączyć dwie szyny 16-bitowe w szynę 32-bitową, przy czym jedna z szyn wejściowych staje się dolną 16-bitową, a druga górną 16-bitową szyną wyjściową. Poniżej znajduje się obraz, jeśli moja próba metody.

Tworzenie dekodera od 5 do 32 linii

Kiedy próbuję skompilować i dokument pojawia się następujący błąd: Duplicate Net Names Bus Slice \Y[31..0]. Rozumiem, jak Altium myśli, że próbuję na nowo zdefiniować \Ysieć, ale nie widzę lepszego sposobu na połączenie dwóch autobusów razem niż zerwanie wszystkich pinów oddzielnych dwóch autobusów i połączenie ich ze sobą. Tak zrobiłbym projekt, gdyby był to schemat FPGA HDL.

Jak mam to zrobić?


Czy próbowałeś obsługiwać Altium?
— Leon Heller

Nie, założyłem, że to dość powszechny problem.
— secretformula

Czy kiedykolwiek to rozgryzłeś?
— DanielSank

Minęły 3 lata. Czy to kiedykolwiek zostało rozwiązane?
— Asti

Osobiście nigdy tego nie rozgryzłem ...
— secretformula,

Odpowiedzi:


2

Natknąłem się na ten sam problem i rozwiązałem go, zmieniając lokalną nazwę sieciową w podsieci, aby nie pasowała do nazwy portu. Poniżej znajduje się przykład tego, co zrobiłem:

Nazwy wycinków magistrali różne od nazw portów


1
To nie dotyczy pytania, jak połączyć oba autobusy.
— DanielSank
Korzystając z naszej strony potwierdzasz, że przeczytałeś(-aś) i rozumiesz nasze zasady używania plików cookie i zasady ochrony prywatności.
Licensed under cc by-sa 3.0 with attribution required.