Zobacz ten arkusz danych , strona 2: wewnętrzny schemat logiczny dla MM74HC138.
Schemat pokazuje falowniki logiczne z bąbelkami na wejściu lub wyjściu. Czy istnieje między nimi faktyczna różnica?
Zobacz ten arkusz danych , strona 2: wewnętrzny schemat logiczny dla MM74HC138.
Schemat pokazuje falowniki logiczne z bąbelkami na wejściu lub wyjściu. Czy istnieje między nimi faktyczna różnica?
Odpowiedzi:
Pęcherzyki wskazują, czy sygnał jest aktywny niski, czy aktywny wysoki. Na digramie sygnały A, B, C i G1 są aktywne jako wysokie. Zauważ, że tabela prawdy używa L i H zamiast 0 i 1. W przypadku obwodów aktywnych-niskich logiczne jest niskie napięcie 1. Działanie bramki zależy od sposobu interpretacji poziomów sygnału. Na przykład bramka AND ze wszystkimi aktywnymi i wysokimi sygnałami może zostać przerysowana jako bramka OR ze wszystkimi aktywnymi i niskimi sygnałami i odwrotnie.
W logice mieszanej bąbelki zawsze łączą się w pary. Narysuj podstawowe równanie za pomocą bramek AND i OR i wstaw pionową linię z bąbelkiem wszędzie tam, gdzie występuje dopełnienie sygnału. Następnie zamień wszystkie bramki logiczne na typ, którego aktualnie używasz (np. NAND i równoważne wejście aktywne o niskim poziomie LUB). Na koniec włóż falowniki wszędzie tam, gdzie pęcherze się nie łączą. Dzięki temu odczytanie równania od razu na schemacie jest łatwe.
Przykłady parowania pęcherzyków z logiką mieszaną i mieszanką sygnałów aktywnych-niskich i aktywnych-wysokich można znaleźć na następującej zarchiwizowanej stronie z klasy Georgia Tech: Przykłady analizy i syntezy mieszanej . Na każdym falowniku zastosowano bąbel wejściowy lub wyjściowy, aby wyraźnie pokazać pary bąbelków. Pęcherzyki z ukośnikami służą tylko do odczytu równania ze schematu. Można je usunąć (jak w przykładzie 4), a wtedy gdziekolwiek niedopasowanie pęcherzyków jest logiczną inwersją.
Falownik to bufor odwracający poziom. Nie zawsze jest to falownik logiczny. W przykładzie 2 z powyższego łącza, gdy Y, B i D są zaimplementowane jako sygnały aktywne-wysokie, obwód wymaga falowników, chociaż funkcja logiczna nie wymaga uzupełnienia. Wynika to z faktu, że NAND jest równoważne OR z wejściami aktywnymi-niskimi, więc wejścia aktywne-wysokie należy najpierw odwrócić.
Na schemacie powiązanym z pytaniem zwróć uwagę, że wejścia i wyjścia sygnałów aktywnych-niskich na schemacie na stronie 2 mają pasujące bąbelki na schemacie połączeń na stronie 1. Dla kompletności powtórzyłbym te bąbelki na schemacie na stronie 2. .